MOS晶体管模型参数提取的实验方法探讨

基于CMOS（互补金属氧化物半导体）的集成电路设计在当今集成电路设计中占有很大的比重,MOS晶体管作为CMOS集成电路中最基本的元件之一,其参数的提取在计算机辅助分析中是不可缺少的关键环节之一。文章详细讨论了MOS晶体管众多参数提取的理论基础和实验方法,通过该实验方法的学习和应用,可以使学生对MOS晶体管有更深的认识,同时也对CMOS集成电路设计打下扎实的基础。     

基于神经MOS管的新型反相器设计

通过对神经MOS管特性的研究,提出了一种阈值可控反相器的设计方案。该反相器在结构上与普通CMOS反相器相似,由一个神经MOS管和一个常规MOS管构成。利用神经MOS管阈值可控特性实现反相器的阈值控制功能。最后,采用0.25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,与相同功能的常规反相器比较,该反相器功耗节省46%。     

高温6H-SiC CMOS运算放大器的设计

目的设计可工作在高温下的6H-SiC CMOS运算放大器。方法该电路基于标准的PMOS输入两级运放而成,考虑泄漏电流匹配添加Dcomp二极管。利用零温度系数理论和泄漏电流匹配的原则对电路管子的尺寸进行确定。通过求解SiMOS管和6H-SiC MOS管零温度系数点来稳定偏置电路。结果利用Hspice进行仿真,当温度从300K变化到600K时,SiC运放的增益和相位裕度的变化率分别为2.5%和3.3%,而Si电路的增益从300K的64dB降到600K的-80dB。由于SiC MOS器件沟道迁移率低导致器件的跨导低于相同尺寸下的Si器件,所以其开环增益也小于相同结构和尺寸的Si OPAMP。结论此电路可以在高温下稳定工作,但是单管的性能较Si单管差。     

MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区;CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.     

基于改进型电流传送器的电流模式跳耦滤波器

讨论了应用一种结构简单、性能优良的改进型电流传送器(MCCII)的CMOS实现电路,构成电流模式跳耦滤波器的电路及其设计方法.电路中有源元件数目少,所有的电容、电阻都接地,适于实现全集成电流模式连续时间滤波器,并且面向设计电路完成MOS管级的PSPICE(集成电路的模拟程序)仿真.仿真结果表明所设计的电路方案正确.     

低电压、低功耗CMOS基准电压源的设计

为了有效降低模拟集成电路的功耗,提高工艺兼容性,文中提出了一种全CMOS结构的低电压、低功耗基准电压源的设计方法.该方法基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比.仿真结果表明:在1.0V的电源电压下,输出基准电压为609.mV,温度系数为46×10-6/K,静态工作电流仅为1.23μA;在1.0～5.0V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74.0dB.由于使用了无寄生双极型晶体管的全CMOS结构,该电路具有良好的CMOS工艺兼容性.     

基于深亚微米CMOS工艺改进的电荷放大器的噪声模型

基于深亚微米CMOS工艺对粒子探测器读出电荷灵敏放大器电路的噪声进行了优化,计算了输入管的所有有关的噪声并考虑了非输入管噪声及稳定性影响输入的因素,提出了一种更精确的电路噪声模型,可在现有的EKV模型应用基础上,对MOS管的各个工作区完成解析计算且是连续的,用以优化输入管的尺寸和工作点,给出输入管的栅极电容的优值的匹配条件,方便于分析和设计。在0.18μm CMOS工艺下对模型进行比较实验验证,表明计算精度比用传统方法有较明显优势。     

非饱和MOS负载倒相器的上升时间

E/EMOS倒相器的负载管处于常导通状态,当其工作在非饱和区时,称为非饱和MOS负载倒相器(见图1)。由于工作在非饱和区,提高了电路的开关速度,较饱和MOS负载电路有更好的瞬态特性。倒相器的瞬态特性决定了倒相器的开关时间和工作速度,是设计MOS集成电路的主要依据,而影响瞬态特性的主要参数又是上升时间t_r。t_r定义为     

基于SET/MOS混合结构的表决器电路的设计

基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路.利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能.与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗...     

半均匀频率依变损耗宽带匹配网络的机助综合

对于微波集成电路与单片微波集成电路中由两类集总参数元件(电感和电容) 所构成的宽带匹配网络,提出了一种新的机助综合方法,该法计及元件的频率依变损耗,使综合结果的增益特性更接近于实际能够达到的性能,尤其适用于单片微波集成电路宽带放大器的设计。这一方法思路明晰便于工程应用。     

基于R-MOSFET-C的低通滤波器的设计

利用R-MOSFET-C器件和CMOS全平衡结构运算放大器设计一个截止频率为500 kHz的四阶巴特沃斯(Butterworth)低通滤波器,该滤波器由工作在线性区的MOS管来做为压控电阻,从而代替一般有源RC滤波器中无源电阻R,通过调节栅极电压大小来改变其等效电阻,达到滤波器截止频率的精确可调.     

一种新型单电子-MOS晶体管混合的半加器电路

基于单电子晶体管的I-V特性和MOS晶体管的逻辑电路设计思想,提出了1个单电子晶体管和MOS晶体管混合的反相器电路,进而推导出其它基本逻辑门电路,并最终实现了一个半加器电路。通过比较单电子晶体管和MOS晶体管两者的混合与纯CMOS晶体管实现的半加器电路,元器件数目得到了减少,电路结构得到简化,且电路的静态功耗降低。SPICE验证了电路设计的正确性。     

基于SET/MOS混合结构的奇偶校验码产生电路的设计

基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路.利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能.该SET/MOS混合电路的实现只需要1个PMOS管、1个N...     

MOS/双极高压复合结构中可控硅效应的抑制

本文分析了具有偏置栅又有延伸源场极的高压MOS结构和双极型器件复合结构中产生可控硅效应的机理,从而得出如何在材料、几何结构和工艺参数上采取措施,抑制和防止可控硅效应的产生。     

基于CMOS晶体管的太赫兹探测器研究进展

随着太赫兹波的广泛应用,太赫兹探测技术成为研究的热点,探测器件主要以肖特基二极管,量子阱二极管,CMOS晶体管为主,CMOS晶体管探测器件具有响应度高,信噪比好,等效功率高等优点.首先介绍了太赫兹探测器的技术指标,接着从结构及材料两方面对近年来CMOS晶体管的改进方案进行了综述对比,最后介绍了太赫兹探测器的应用并对应用前景及未来发展方向进行了展望.     

基于MOS管PDE模型的RF电路瞬态包络仿真算法分析

提出了以谐波平衡技术为平台,基于RF电路中MOS晶体管PDE模型的混合域瞬态包络仿真算法,解决了将MOS晶体管的PDE模型与表征电路系统的ODE耦合在一起进行数值求解的问题,并以一个功放电路为例说明了这种仿真技术的有效性。     

一种适用于77 K下读出电路的电流源

给出了一种应用于低温光敏探测器读出电路的可编程电流源,工作在液氮环境（77 K）,无外加单元,与一般电流源设计不同,本设计将部分MOS管设计在亚阈值区工作来提高电路工作稳定性。此电流源设计采用0.5 μm标准CMOS工艺。工作电压为5 V。室温测试当工作电压从2.3 V到6.4 V变化时,输出电流从199 nA变化到212 nA,精度为1.4%/V。在液氮环境测试当工作电压从3V到6.8 V变化时,输出电流从355 nA变化到372 nA,精度为1.3%/V。由于电路工作温度稳定,所以不要求电流源有良好的对温度稳定性。     

高频下晶体管S参量图示测量初探

提出了为清晰，稳定地获得高频下晶体管特性曲线，Ｓ参量以及具有晶体管个性的特征频率匹配参数的一种独特的新方法。这种方法以双端口网络理论为基础的电路设计思想作框架，并以宽带匹配网络理论的散射参量即Ｓ参量为信号传输及电路计算的依据。