一种改进型等精度宽频频率计的设计

根据等精度频率测量原理,分析了测量精度与频率测量闸门时间和预置门时间的关系,提出了一种改进型等精度频率测量的方法。该方法的主要思想是利用VHDL语言设计的测频计数模块不需要根据被测信号的频率大小而不断改变预置门信号的宽度,只需要固定给出100mS的预置门信号即可。单片机根据频率计数模块的计数结果进行相应运算得出频率值。经仿真和测试,在输入前级加放大整形电路和高速分频电路可以实现幅度从0.1V～10V,频率从0.1HZ～2.7GHZ的信号的全程测量。     

基于频差倍增技术的陡脉冲上升时间测量系统

阐述了高速计数器测量陡（快）脉冲上升时间的原理,提出了基于频差倍增技术的计数方案,实现了由较低频率计数器进行较高频率计数,进而提高陡脉冲上升时间测量精度的目的。把高密度可编程逻辑器件（CPLD）的外接100MHz晶振作为系统低频时钟,利用D触发器组对时钟信号进行分频、倒相,经过二级倍频后混频器输出200MHz的脉冲作为计数脉冲,将计数精度提高至5ns左右,满足了测量要求且降低了测量成本,并可推广应用于测量脉冲的下降时间、脉冲宽度和周期等．     

基于单片机和CPLD的等精度频率计设计

本文主要论述了利用CPLD进行测频计数,单片机实施控制实现多功能频率计的设计过程.该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数,利用单片机完成整个测量电路的测试控制、数据处理和显示输出.     

叶端定时传感器脉冲信号高速采集系统的FPGA实现

在非接触式高速旋转叶片自动实时监测系统中,要求25μm的振动位移测量分辨率,为采集电路的设计增加了很大的难度。由于信号处理系统用固定频率脉冲填充法计数,实现定时时间的测量。因此采集系统的设计关键问题是:计数器频率达100MHz的24bit高速计数器的设计和利用D触发器使锁存脉冲与100MHz的计数时钟同步,从而解决由于计数脉冲与锁存脉冲不同步所造成的数据锁存失误问题。锁存器的数据由EPP接口采集到计算机中进行处理。实验证实了该系统性能良好,达到预定精度要求。     

一种高速计数/定时器的实现

讨论采用一种电路设计方法 ,利用 82 5 4实现计数频率超过 10 MHz电路的精确定时和计数 ,并在电路中得到成功的应用 ,从而弥补了此类器件的先天不足 .该方法成本低廉、易于实现 ,不失为高速电路的定时 /计数电路的一种较为理想的选择     

高精度频率测定的ASIC实现

研究频率测量过程中输入信号的脉冲边沿与测量设备的闸门信号边沿不一致造成的频率测量误差.提出利用可编程ASIC器件来实现输入脉冲信号与MPU定时信号同步的实现方法,解决了输入脉冲和给定闸门时间起止时刻随机性引起的测量误差.基于ASIC的方法与其他频率测量方法相比,MPU外围电路简单,能自适应输入信号频率的变化.利用对输入信号进行测量前分频和利用2个寄存器扩大对频标的计数范围,扩大了对输入信号频率的测量范围.该工作为精确测量频率探索了一条新途经.     

共振吸收谱仪测量系统的研制

讨论了共振吸收谱仪测量系统的设计.由于频率越高,信号越微弱,同时要求的AD的采样速度也越高,因而限制了测量频率和精度的提高.通过高速低相差ADC及大功率低噪音放大器的研制,使测量频率范围达到1×10-3～5×102Hz,变频精度达到0.05%;内耗测量精度达到5×10-6,为固体振动能吸收谱的研究提供了必要工具.     

CPLD在频率测量计中的应用

频率测量在科研、生产、生活中有着广泛的应用。频率测量方法的精度和效率常常决定了测量仪表或控制系统的性能。在快速测量的要求下,要保证较高精度的测频,必须采用较高的标准频率信号,采用高集成度、高速的CPLD为实现高速、高精度的测频提供了保证。     

基于EPM240和MSP430的等精度频率计

为提高信号频率的测量精度,设计了基于EPM240和MSP430的等精度频率计,包括恒温晶振、等精度计数单元和频率计算显示单元。该等精度频率计以CPLD（Complex Programmable Logic Device)芯片EPM240T100C5和单片机MSP430F149为核心,YM1602为液晶显示模块,单片机启动CPLD完成等精度计数后读取计数值进行频率计算并显示。理论计算及实际测试结果表明,该频率计的量程为0.5 Hz～10 MHz,全程测量相对误差小于2×10^-8,满足项目中的测频要求。     

EDA在数字频率计中计数模块里的应用

计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。     

基于AT89C51单片机的频率计设计方法的研究

采用单片机AT89C51作为系统控制单元,辅以适当的软、硬件资源完成以单片机为核心的频率计设计。介绍了内部计数器计数法、外部计数器计数法、测周期法3种测量频率的方法,并对每种设计方法进行了优缺点比较。     

基于Verilog HDL的有限状态机设计

介绍Verilog硬件描述语言(HDL)历史及其特点,有限状态机(FSM)广泛适用于设计数字系统的控制模块,包括组合逻辑和寄存器逻辑,设计的可综合状态机有多种编码风格,语言描述较为抽象,通过研究总结一般编写状态机的方法、步骤和设计要点来设计一个自动转换量程的频率计控制器并对之进行仿真。     

等精度测频仪的低成本微控制器实现

在叙述等精度测频原理及误差分析的基础上,阐述低成本微控制器(MCU)的硬件设计和软件设计,用低成本MCU实现的等精度测频仪的精度高,成本低,可靠性高,使用方便,具有实用价值和生产意义.     

PC机测频系统设计

介绍了利用8253及PC机测试信号频率的方法及其相关的程序设计思想,在具体的测试过程中,对于低频信号（15－4000Hz)和高频信号（4000Hz-2MHz)采用不同的测试方法,低频采用单周期同步测频（测周法）,在PC机处理8253经8255送回数据时,采用分子,分母同除以15以扩大PC机处理数据的范围,高频信号采用固定闸门时间（1秒）同步测频（测频法）,以便处理后期数据时减小误差。另外,本测试系统还利用软件的办法对闸门时间进行调节,从而实现宽频带高精度的快速测量。     

基于FPGA的多功能等精度频率计的设计

根据等精度测频原理,本设计克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。选用FPGA芯片通过VHDL编程实现,提高了测频系统的稳定性,可实现频率、周期、脉宽和占空比的等精度测量。仿真和试验结果表明,该系统具有较高的实用性和可靠性。     

基于可编程控制器的转速测量及步进电机升降速控制研究

为了实现动设备转速的实时监测,本文通过可编程控制器(PLC)的时基中断和计数器中断功能分别实现了基于数字式频率法和频率/周期法的转速测量。通过高速脉冲输出功能研究设计出了幂函数型、直线型以及指数型升降速曲线,对步进电机进行平稳可靠的控制。以活塞式压缩机满负荷的情况为例,通过具体程序设计和实验,采用频率/周期法成功实现了对压缩机曲轴转速的实时监测;并运用直线型控制曲线,实现了步进电机平稳的升速控制。     

基于AT89C2051的智能频率计设计

Freq - 4DF是一种基于AT89C2 0 5 1单片机设计的自适应时标选择嵌入式智能频率计 .它采用模糊集合算法编写自适应时标选择程序 ,以UART方式发送测量数据 .具有最小硬件支持 (单片 2 0 5 1) ,可方便地嵌入到用户系统中 ,自动完成频率信号的测量、显示 ,以及与用户系统之间的实时数据传输 .测量范围 0 .1Hz～ 1MHz,TTL信号 ,测量结果与通用频率计的测量完全一致     

精密时间间隔计数器的研制

在光纤时间传递研究中,为了实现光纤传输时间延迟的精密补偿,必须对光纤时间传输延迟进行精密测量.我们研制了具有自主知识产权的＂NTSC312精密时间间隔计数器＂,该设备可以对时间间隔、脉冲宽度、脉冲周期进行测量,测量范围：1ns～1s,测量分辨率：1ps,测量精度：优于10ps.