基于EDA技术的多功能等精度数字频率计的设计

在对三种测频方法进行分析的基础上,介绍了基于EDA技术的等精度测频原理。给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法。该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于FPGA的多功能等精度频率计的设计

根据等精度测频原理,本设计克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。选用FPGA芯片通过VHDL编程实现,提高了测频系统的稳定性,可实现频率、周期、脉宽和占空比的等精度测量。仿真和试验结果表明,该系统具有较高的实用性和可靠性。     

电子计数法测频提高测量精度的分析

本文通过误差分析,说明电子计数法直接测频和通过测周期得到频率的两种方法,其测量精度主要取决于被测信号与闸门信号不相关引起的量化误差.虽采取相应的措施,可在一定的条件下提高测频精度,但受到各种条件的限制,难以实现宽频带、高精度测量.而在直接测频基础上发展的多周期同步测频方法,由于闸门与被测信号保持同步而消除了对被测信号计数所产生的±1个字的量化误差,实现了频带内的等精度和高精度测频.     

EPIRB检测仪的测频系统设计与实现

针对船载应急无线示位标(EPIRB)对发射频率源稳定度要求高的问题,在比较了几种测频方法并且分析了已有的较高精度测频技术的基础上,根据示位标检测仪的精度要求,采用了相位重合点测频理论,还在此基础上提出了一种改进型的频率检测方法,提出并论证了一种基于软件无线电思想的船载应急无线示位标检测仪的测频系统设计方案,并研究了不同信噪比下改进型测频方法的测量精度情况.仿真结果表明,采用此测频系统方案,相同信噪比下的测频精度有明显提高,改进后测频方法满足EPIRB检测仪的短期频率稳定度指标要求.     

等精度频率计的设计

在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。在本设计中的等精度频率计,克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。     

非相干光纤马—泽微波光子结构微小误差对实现雷达微波信号瞬时测频精度的影响

在复杂的战场电磁环境下,毫米波段的雷达信号已投入应用,传统的微波瞬时测频方法难以满足现代电子信息战的需要.采用非相干光纤马-泽微波光子结构,把微波信号调制到光域进行处理,可以实现雷达微波信号0～ 40GHz的全频段测量,但测频精度有待提高.文中研究了影响瞬时测频精度的因素,对提高测频精度有重要意义.     

利用CPLD设计高速等精度频率测量仪

介绍了等精度测频原理，该原理具有在整个测试频段内能够保持恒定的高精度优点；利用VHDL语言设计了高速的等精度测频模块，并下载到CPLD中，通过与单片机的独立接口，将测量到的数据传送到单片机中，由单片机完成计算和显示的功能；采用CPLD配合单片机的设计方案，具有造价较低、速度高、精度高的优点，并且可以通过软件下载而达到仪器硬件升级的目的；该测频仪克服了直接测频仪对测量频率需要采用分段测试的局限。     

相位法激光测距系统

为了提高测量精度,论述了相位法激光测距的原理和提高测量精度的方法.着重对频率产生电路、差频测相和数字鉴相电路进行了比较深入的分析与讨论.从理论上论证了差频测相的原理,举例说明了数字鉴相对测量精度的影响.最后针对频率漂移、相位测量等原因引起的测量误差,提出了相应的解决措施,提高了系统的测量精度和稳定性.     

基于FPGA的等精度频率计的设计

本文基于FPGA等精度测频原理设计了一种数字频率计,具有精度高、可靠性高及测频范围宽的特点.利用Quartus Ⅱ软件,通过VHDL语言,进行了仿真,验证了本设计的正确性.     

一种基于正序分量的改进傅氏测频算法

从系统中性点漂移影响和特定谐波在正序分量中表现特性两个方面,分析基于正序分量的傅氏测频算法的改进机理.通过建立信号和采样模型以及MATLAB工具仿真,验证基于正序分量数据源计算的傅氏测频算法的改进效果.该算法降低了傅氏计算窗口数据初始相位对测频精度的影响,减小了谐波分量对傅氏测频算法精度的影响,也减小了计算输出频率与系统实际频率偏差对傅氏测频算法结果的影响.该算法适合定频采样的保护装置,且计算量不大,特别是本来需要计算序分量的保护装置.     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

智能高速频率计设计

论述了一种频率测量范围为1 Hz4 GHz高分辨率频率计的设计方法.智能高速频率计数器分成两个通道,利用ECL逻辑电平高速芯片和CPLD共同完成对高频信号的整形和计数,采用单片机进行智能控制和显示,具有多时基档位转换、频率测量、周期测量、自动校准、外部计数等多种功能.     

精度可变频率计的设计

本文利用EDA方法设计一种高精度频率计,能够测量0—99MHZ的信号频率,精度分为1HZ和0.1HZ两种。硬件仿真表明该频率计测频迅速准确,最大误差不超过0.007%。     

精度可变频率计的设计

本文利用EDA方法设计一种高精度频率计,能够测量0—99MHZ的信号频率,精度分为1HZ和0.1HZ两种。硬件仿真表明该频率计测频迅速准确,最大误差不超过0.007%。     

基于单片机的频率计设计

本文设计了一种基于单片机的数字频率计。该数字频率计利用单片机内部的定时寄存器,配合相应的前置信号处理电路、外围接口电路以及相应的软件,测试周期信号频率,具有一定的参考意义。     

基于AT89C2051的智能频率计设计

Freq - 4DF是一种基于AT89C2 0 5 1单片机设计的自适应时标选择嵌入式智能频率计 .它采用模糊集合算法编写自适应时标选择程序 ,以UART方式发送测量数据 .具有最小硬件支持 (单片 2 0 5 1) ,可方便地嵌入到用户系统中 ,自动完成频率信号的测量、显示 ,以及与用户系统之间的实时数据传输 .测量范围 0 .1Hz～ 1MHz,TTL信号 ,测量结果与通用频率计的测量完全一致     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

一种多功能信号源的SoPC解决方案

探讨了一种运用SoPC技术,将Nios系统、DDS信号产生电路、等精度频率计电路嵌入到一块FPGA里,实现信号源的方案。由于FPGA可重配置的特性．信号源可以根据需要随时对主要功能进行修改,不必更换硬件。该信号源功能多,使用范围宽,精度高。系统的主要功能都在一块芯片上,抗干扰能力强,功耗低,体积小。