基于SOPC的AES算法硬件实现研究

通过分析AES算法的轮变换和密钥扩展的特点,结合片上可编程系统（SOPC）内部电路结构,用查找表对AES算法进行全面优化,用查找表对密钥扩展的递归算法进行构建.给出了实现算法的流程图,完成了密钥生成器电路系统,实现了算法的SOPC系统设计.     

一种Rijndael算法的高效实现方案

Rijndael密码算法的高效实现研究对于信息安全具有重要的应用价值.论述了Rijndael算法的数学原理,利用算法和GF(28)乘法群的性质,采用等效变换方法优化了S盒、列混合和轮变换部件;提出了基于表查找法的高效实现方案并分析了其实现性能.     

一种引入SM-AES算法的数据库加密方法研究

SM—AES（S-BoxModifiedAES）算法指的是引入了S盒替换方案的AES加密算法。文章使用SM—AES加密算法对数据库进行加密处理。通过替换原有AES算法中的S盒,提高AES算法抵抗密码分析攻击的能力。改进模式之后．与之前的AES的S盒对比在性能上有了较大的提升,将其应用于数据库加密系统中,改良了其非线性和差分物质特性,提高了数据库的安全性。     

一种AES-CCM128bit硬件加密器的优化设计

介绍了一种基于FPGA的AES-CCM 128bit硬件加密器的优化设计方法.阐述了AES(高级加密标准)算法以及CCM工作模式,分析了AES算法的轮变换结构,并提出S-hox查表结构和MixColumns(列混合运算)的VHDL语言程序设计思想.建立了ExpandedKey(密钥扩展运算)的数学模型,概括出AES算法的硬件实现方法,使得每一轮的轮变换与密钥扩展运算并行执行,以提高AES的加密速度.CCM工作模式结合了CTR与CBC-MAC工作模式,其加密明文或解密密文时都使用AES加密运算,这样解密过程就避免了繁杂的AES的直接解密运算.CCM模式下的简化加密协议,使用两个AES加密内核并行执行CTR与CBC-MAC工作模式以提高该模式下的加密解密速度.     

Rijndael算法实现及分析

详细讨论了Rijndael算法的加解密过程和Rijndael算法的不同实现方法,给出了两种构造Rijndael算法S盒的方法,给出了五种实现Rijndael算法轮函数的方法,分析了在Intel Celeron 667,128M内存平台下,用五种方法实现Rijndael算法时的性能指标。     

基于改进AES的一次一密加密算法的实现

AES(advanced encryption standard)加密算法在分组密码领域一直有着不俗的表现,但是传统AES算法具有S盒的迭代循环周期短、轮密钥和种子密钥之间的相关性较强的缺陷。为增强AES算法的安全性,通过采用一种新的仿射变换对产生新的S盒,再利用平方剩余算法产生随机密钥流序列的方法对AES算法进行了改进。结果表明:改进后的S盒的迭代循环周期在GF(2~8)域上为256;每一次加解密运算使用的密钥都是不一样的随机密钥流序列。可见,改进后的AES算法使得明文的每一个分组都使用不同的密钥进行加密,从而使得各分组密文之间不具相关性,达到了使用固定密钥实现一次一密加密的目的,从而提高了AES加密算法的安全性。     

一种基于FPGA的DES加密算法实现

讨论了一种基于现场可编程门阵列(FPGA)的数据加密标准算法实现.采取资源优先方案,在轮函数内部设置3级流水线,提高了整体处理速度;在FPGA上实现密钥轮函数和密钥变换函数,减少了相邻流水线级间的逻辑复杂度;采用ROM实现了S盒的变换功能,减少了程序对编译器的依赖性.本方法代码效率高,占用系统资源少,极大地提高了算法的整体性能,其设计已经在Xilinx XC2S100e芯片上得到了实现.     

一种AES S 盒改进方案的设计

S盒作为AES算法惟一的非线性运算,直接决定算法的性能。针对S盒的仿射变换对周期为4,迭代输出周期不大于88,而且代数表达式只有9项的缺陷提出了改进方案,并构造新的S盒。该改进S盒具有周期16仿射变换对,迭代输出周期为256,而且S盒和逆S盒代数表达式项数分别达到252项和254项。将改进的S盒与AES的S盒在平衡性、严格雪崩准则、非线性度等10种代数性质方面进行比较,结果表明改进S盒具有更好的代数性质,抗代数攻击的能力更强。     

AES中S盒的面积、功耗与安全性分析

研究了高级加密标准(AES)中不同结构S盒实现的面积、功耗与安全性因素,为资源受限和安全性要求高的嵌入式加密应用场合提供了设计参考依据.基于仿真工具和0.25 μm,1.8 V工艺库,完成了包括查找表(LUT)、有限域分解(GF(24))、译码交错编码(DSE)等在内的5种S盒结构设计.基于功耗分析攻击,引入了S盒的功耗比率-相关系数积作为安全性指标.仿真结果表明GF结构S盒具有面积小、安全性高等特点,而DSE结构S盒具有极低功耗特性.     

基于查找表的单基FFT原址倒序算法

单基快速Fourier变换(FFT)进行原址运算前需要对输入数据进行倒序,为了提高传统倒序算法的速度,在4个有关单基倒序定理的基础上,提出了基于查找表的单基快速Fourier变换原址倒序算法.该算法通过访问查找表,减少循环次数,简化倒序值的计算过程,从而提高速度.该算法所需查找表的规模不随点数增加而变大.仿真结果表明: 该算法在计算基2倒序时,性能超过了现有算法,在计算非基2倒序时,比传统算法至少快80%, 比现有的查找表算法最多慢15%.     

基于FPGA查阅表的面向结构的逻辑优化

介绍了基于现场可编程门阵列（ＦＰＧＡ）查阅表的逻辑优化准则．基于这一准则，讨论了几种重要的逻辑优化运算，例如抽取、分解、约数检查和简化，以按照目标工艺技术估算电路的价格．基于ＦＰＧＡ，利用我们的方法对查阅表进行逻辑优化，可以得到工艺映射中的良好出发点．以２５个基准试验例子为基础，我们的优化电路所需要的构造逻辑方块（ＣＬＢ）比利用ＭＩＳ－ＩＩ的优化电路的情形下少百分之十四，如果两者都利用ＭＩＳ－ｐｇａ顺序映射的话．此外，电路的级数也稍有改进．     

适合SMS4算法硬件实现的S盒构造新方法

基于有限域求逆实现s盒的方法存在求逆运算复杂、硬件实现难的问题.为此,通过引入新的复合域,将GF(2~8)域上的求逆运算转化成GF(((2~2)~2)~2)复合域上的求逆运算,提出了一种基于复合域求逆的低电路面积开销的s盒构造方法.该方法通过采用复合域计算、优化运算顺序和复用公因子等手段减小S盒硬件实现的电路面积.实验表明,在0.18μm和0.35μm CMOS工艺下,采用基于复合域求逆构造的S盒与采用查找表方法构造的S盒相比,电路面积可减少34%～68%.此外,在相同的工艺和吞吐率下,与原始的算法相比,采用提出的S盒的SMS4算法硬件资源消耗大大减少,适用于对芯片面积严格限制的场合.     

AES、RSA算法优化及其混合算法

研究目前对称及不对称加密算法AES和RSA,并通过增加一轮仿射变换对AES的S盒进行改进,将改进S盒与原S盒进行比较,实验结果表明改进S盒具有更好的性质。RSA方面,改进Rabin-Miller测试加速素数的生成,然后利用SMM和中国剩余定理对解密过程进行优化。在此基础上,结合AES和RSA的优点,提出了既方便管理密钥又确保加解密效率的混合加密策略,以满足对安全的需求。     

基于Hash和二叉树的路由表查找算法

提出了一种基于Hash和二叉树的路由表查找算法,这一算法可以满足OC-768的转发要求,支持超过10万条前缀的大规模路由表,并且在路由表更新时,只有少量的存储器需要被改写.仿真结果显示,对于一个149 458条前缀的路由表,算法仅需要2 MB存储器,如果采用200MHz的存储器芯片,平均的查找速度可以达到100M次/秒.     

基于DSP的快速小波分解和重构

在小波变换和TI(TexasInstruments)的浮点数字信号处理器TMS320C3X的基础上,对Mallat快速算法的分解公式和重构公式分别作了详细地说明,提出并实现了利用Matlab作辅助的设计工具在TMS320C3X DSP上实现快速小波分解和快速小波重构的方法,并给出了主要的汇编代码.该方法利用DSP(Digital Signal Processor)指令集的特点,以较少的指令周期,实现了Mallat算法.实际运行结果表明,该方法满足实时处理场合的要求.