数字逻辑电路设计方法探讨

全加器是算术逻辑运算中非常重要的组成部分,对其深入探索、正确理解有极其重要的意义,通过对全加器的逻辑表达演变,采用不同器件,用多种方法设计出一位全加器,使实验者或产品开发者等在使用全加器时,根据具体条件,选择不同方法完成其功能,以达到对数字逻辑电路设计方法较全面的理解。     

逻辑电路中虚拟实验的建模与仿真

虚拟实验教学软件从真实实验中抽象出各种元器件,组建虚拟场景,实现电子设计自动化(EDA).概述了虚拟实验系统的设计方法和实现技术,构建了在虚拟空间上进行可编程实验的平台,并使用MAX PLUSⅡ实现了组合逻辑电路全加器的建模、编译与仿真过程.     

两种简单可靠的磁心加法器

首先对双半加器的磁心加法器进行讨论,在它的基础上提出了两种串联磁心加法器的方案。 利用磁心逻辑电路的存储作用,加入必要的禁止脉冲以后,可以做到在一个主脉冲周期中将一个半加器使用两次,从而做到只用一个半加器完成加法运算的目的。这个方案节省了将近半数的基本单元。 按“多数决定”原理构成的磁心逻辑电路,可以组成磁心全加器,采取附加磁心的措施以后,可以提高可靠性,所用的基本单元,几乎与单半加法方案相等。 实验证明上述两种加法器的工作是比较可靠的;当电源变化±２０％时,仍然稳定工作。文中附有电路的参数和实验结果。     

量子乘法器的设计及其实现方法

乘法器在数字信号处理和数字通信领域应用广泛,如何实现快速高效的乘法器关系着整个系统的运算速度。提出了一种新颖的量子乘法器设计方法,利用量子门设计一位量子全加器,并将n个一位量子全加器叠加在一起设计n位量子全加器,实现2个n位二进制数的加和;再利用2个控制非门设计置零电路,并使用置零电路设计量子右移算子;对二进制数乘法步骤进行改进,利用量子全加器和量子右移算子设计量子乘法器,同时设计实现此乘法器的量子线路。时间复杂度分析结果表明,本方法与目前最高效的量子乘法器具有相同的时间复杂度,并具有更简洁的实现方法。     

逻辑电路的增广PETRI网模拟和分析

Petri网是一种系统模拟和系统分析的工具,在计算机科学及其他许多学科领域里有着广泛的应用。增广Petri网是Petri网的一种延拓,它们比普通的Petri网具有更强的模拟能力,但对它们进行分析要困难得多。本文提出了九种基本逻辑元件的增广Petri网模型,从而一个逻辑电路总能表示成这九种基本模型的组合网。作为例子,文中给出了半加器及全加器的增广Petri网模型。然后,我们给出了增广Petri网的矩阵描述和状态方程分析,并由此得出从逻辑电路的输入求其输出的算法。     

VHDL硬件描述语言在数字电路设计中的应用

随着数字电子技术的发展,传统的数字电路设计方法已不能满足现代数字集成电路系统设计要求,借助硬件描述语言完成硬件设计成为电子设计的趋势。通过介绍VHDL硬件描述语言的基本结构、基本特点和设计流程,以全加器为例说明用VHDL语言设计数字逻辑电路的方法,并给出了仿真结果。结果表明,VHDL对数字电路的硬件描述能力强,在设计上非常有效,是数字电路教学中全新的理论联系实际的方法和培养学生实际动手能力的有效工具。     

几种常用ECAD工具的特点和应用举例

介绍了用于计算机辅助逻辑电路分析设计的几种常用方法及其特点，并给出了分析设计的实例。事实证明，随着电路规模的增大和功能的增强，采用计算机辅助分析和取代传统的手工方法，是实现逻辑电路分析设计的不可缺少的重要手段。     

全加器的特性分析和应用

本文对全加器的各种特性进行了较完整的分析研究,提出了一些应用全加器的非常规设计方法。文中提出的全加器的通用特性,首次阐明了全加器的通用逻辑功能,从而为全加器应用于一般逻辑设计建立了理论基础。此外,用全加器实现对称函数等设计技术的研究,可能成为传统的逻辑设计技术的一个补充。     

数字逻辑电路教学实践中故障排查的研究

数字逻辑课程是学习计算机的重要专业基础课,数字逻辑电路实验通过分析、设计、调试数字逻辑电路,更好更快地掌握本课程的理论和实际操作。该文通过对教学实践中出现的故障从理论上进行分析、研究和总结,并应用到实践中,使学生在学习实践中正确掌握实验方法,尽量减少故障的发生并及时排除故障。     

一个分析时序逻辑电路ICAI系统的设计与实现

提出了一个用于分析时序逻辑电路的智能计算机辅助教学系统的构成，详细阐述了采用面向对象的知识表示方法建立系统领域知识库的设计思想及专家模型的设计过程，并讨论了实现中的一些技术问题。研究结果表明本系统可快速求解一类时序逻辑电路（计数器电路）。     

组合逻辑实验电路设计方法研究

讨论了三人表决逻辑电路,分别采用小规模集成门电路、中规模集成电路、只读存储器和可编程逻辑阵列实现了六种三人表决逻辑实验电路,总结了设计组合逻辑电路的步骤和方法。该方法对其他数字逻辑电路的设计具有一定的指导作用。     

两点量子元胞自动机全加器电路设计

针对两点量子元胞自动机在信号沿竖直方向进行取反操作时元胞容易发生翻转的问题,提出了一种将信号沿竖直方向的取反操作转移到水平方向的方法,并将此方法运用到两点量子元胞自动机的异或门结构以及基于此异或门结构的全加器电路的设计。利用遗传模拟退火算法对电路功能进行了仿真,仿真结果验证了该方法的可行性和正确性。与利用传统四点量子元胞自动机设计的全加器电路相比,文中设计的全加器电路所需的电子数和量子点数均减少了25%,电路集成度提高了6.2%。"     

面向计算机专业的《数字逻辑电路》教学研究

本文探讨计算机专业中的《数字逻辑电路》课程教学内容的改进和教学方法的创新,以改善教学效果、培养学生兴趣、提高学生综合实践能力。面向计算机专业,《数字逻辑电路》的教学内容需要重新安排,突出《数字逻辑电路》和计算机专业的相关性,重点讲授和计算机专业相关的数字逻辑电路内容。在此基础上,引入EDA实验演示教学,针对具体器件、数字电子系统进行课堂设计演示,使得课堂学习不拘于理论,气氛更加活跃,教学内容更加直观,为学生的继续学习打下良好基础。     

脉冲异步电路的设计与仿真

该文针对大学计算机专业《数字逻辑设计》课程中脉冲异步时序逻辑电路的教学提出改进,将触发器的特性方程和时钟条件加以综合设计,采用仿真软件对设计方案进行验证,并示范在脉冲异步时序电路设计中的运用,有助于学生理解和掌握脉冲异步时序电路的设计和仿真方法。     

非钟控状态下的判优逻辑电路研究

以非钟控判优逻辑电路为例,探讨了判优逻辑电路的分类标准、类型定义及相互关系,给出了各种判优逻辑的实现电路,并就各种判优逻辑电路的性能和可行性进行了论述.研究结果不仅说明了判优逻辑电路具有不同的工作方式和应用环境,还有助于指导设计人员选择判优逻辑电路,设计高智能芯片.     

利用集成全加器设计码制转换电路

介绍了用集成超前进位全加器设计码制转换电路的理论和方法，并举例说明其应用。     

时序逻辑电路设计的新方法——控制卡诺图法

本文主要是阐明时序逻辑电路设计的新方法——控制卡诺图法。对用控制卡诺图法设计时序逻辑电路的原理方法及步骤作了详细的阐述,并通过实例讲解设计方法的具体应用,归纳总结了控制卡诺图法的特点。     

一种高速全加器运算单元

对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。     

基于组合逻辑电路的设计研究

数字电路分为组合逻辑电路和时序逻辑电路两大类。在组合逻辑电路设计的过程中,该文善于总结电路设计题目的特点和规律,遵循组合逻辑电路设计的步骤,通过实例详细阐述了3种设计组合逻辑电路的方法,并分析了他们各自的优缺点。因此,在组合逻辑电路的设计中,应综合考虑设计需求,合理选择设计方案,不仅可以做到电路设计过程简单明了、通俗易懂,而且更易与实际生产过程相结合,学生能学以致用。     

公用技术组合逻辑电路设计方法的初步探讨

通过最简逻辑函数,可以很简单的实现组合逻辑电路。但是利用最简逻辑函数实现的逻辑电路却不一定是最简的逻辑电路。本针对此问题提出公用技术组合逻辑电路设计方法这一新的逻辑电路设计方法来进行探讨。通过实例的分析证明了使用公用技术组合逻辑电路设计方法实现的逻辑电路比使用最简逻辑函数实现的逻辑电路更简单,从而提高了逻辑电路的性价比。