叶端定时传感器脉冲信号高速采集系统的FPGA实现

在非接触式高速旋转叶片自动实时监测系统中,要求25μm的振动位移测量分辨率,为采集电路的设计增加了很大的难度。由于信号处理系统用固定频率脉冲填充法计数,实现定时时间的测量。因此采集系统的设计关键问题是:计数器频率达100MHz的24bit高速计数器的设计和利用D触发器使锁存脉冲与100MHz的计数时钟同步,从而解决由于计数脉冲与锁存脉冲不同步所造成的数据锁存失误问题。锁存器的数据由EPP接口采集到计算机中进行处理。实验证实了该系统性能良好,达到预定精度要求。     

基于频差倍增技术的陡脉冲上升时间测量系统

阐述了高速计数器测量陡（快）脉冲上升时间的原理,提出了基于频差倍增技术的计数方案,实现了由较低频率计数器进行较高频率计数,进而提高陡脉冲上升时间测量精度的目的。把高密度可编程逻辑器件（CPLD）的外接100MHz晶振作为系统低频时钟,利用D触发器组对时钟信号进行分频、倒相,经过二级倍频后混频器输出200MHz的脉冲作为计数脉冲,将计数精度提高至5ns左右,满足了测量要求且降低了测量成本,并可推广应用于测量脉冲的下降时间、脉冲宽度和周期等．     

数字相位计的量程自动转换系统设计

为了保证数字相位计的使用安全和测量精确,本文设计了一种基于干簧继电器控制的新型量程自动转换系统．该系统的控制逻辑是通过计数器分别对电路中过量脉冲和欠量脉冲信号计数来实现的,每一次的计数会使不同的继电器导通,从而进入不同的量程通道,直到进入合适的通道才停止计数．该电路包括衰减器、幅值检测电路、脉冲发生电路、换程控制电路,整个电路系统测量精度高,稳定可靠,移植性强,具有非常重要的意义．     

利用单片机内部资源实现多通道计数器的两种方法

充分利用MCS-51系列单片机内部的已有资源,给出了利用中断系统和并行口扩展多通道计数器的两种方法,能够对较低频率的计数脉冲进行多路检测,成本低,实现简便,解决了单片机内部计数器数目有限的问题。     

基于CPLD的数字电子钟仿真研究

本文介绍了基于CPLD数字电子钟的设计方法,在CPLD内部规划了秒脉冲发生电路、两个60进制计数器(秒、分计数)、1个12进制计数器(时计数)。在MAX+PLUSⅡ软件中此电路得到了仿真验证。     

车速匹配控制器原理及设计

多数汽车的行驶里程脉速表是对车轮转动周期进行监测,然后计算出汽车的行驶速度.本系统以南京依维克小客车为例,说明该系统的设计原理及实现过程,通过试验数据测得,车速的脉冲频率和车的行驶速度成正比,而对于南京依维克小客车是每隔8个脉冲,车前进1 m.根据这种对应关系,只要设计一个计数器来对车速脉冲进行计数,每累计到8个脉冲就发出一个触发命令,就可以实现系统总体要求.     

基于普通单片机的高精度高分辨率频率及周期测量方法

本文叙述了普通单片机通过外扩高速计数器,大大提高系统定时器／计数器的计数脉冲速率,实现高精度、高分辨率的信号频率及周期的测量方法,并给出了应用实例。该方法实现简便,具有很好的实用价值。     

BESIII主触发系统VME机箱快控制插件的设计

提出了“可预置计数限的计数逻辑”和“有暂停控制的双向计数器逻辑”,解决了VME总线主板所能处理的中断的频率与输入信号脉冲的频率不匹配的难题,消除了某些信号与系统时钟异步造成的准稳态;所设计的插件实现了VME总线程控流水线式发中断的功能.     

智能涡轮流量积算仪的研制

主要叙述智能涡轮流量积算仪硬件和软件的设计。硬件电路除一般单片机扩展电路外,还设计了输入电路和掉电保护电路。软件设计,为了减少累积误差,对脉冲量处理采用取整存余的方法,为了保证在计数过程中不丢失脉冲,没有采用关闭计数门、取数、清零和打开计数门的传统采样方法,而是采用循环计数器,即采样是在计数不仃止的情况下进行的,这样就不会丢失脉冲。经几次试验,初步表明该样机可以用来作为工业流量计量仪表。     

BESⅢ主触发系统VME机箱快控制插件的设计

提出了“可预置计数限的计数逻辑”和“有暂停控制的双向计数器逻辑”,解决了VME总线主板所能处理的中断的频率与输入信号脉冲的频率不匹配的难题,消除了某些信号与系统时钟异步造成的准稳态;所设计的插件实现了VME总线程控流水线式发中断的功能．     

基于ALTERA CPLD的单稳态脉冲展宽电路

主要介绍了CPLD设计单稳态窄脉冲展宽电路的详细过程和这种单稳态窄脉冲展宽电路的特点,给出了相应的时序仿真波形和计数器的VHDL语言设计。     

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

基于VHDL的全数字锁相环的设计

叙述了全数字锁相环的工作原理,提出了应用VHDL技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD予以实现,给出了系统主要模块的设计过程和仿真结果。     

基于CPLD控制的直流电机PWM控制器的设计

提出一种新方法,利用CPLD可编程芯片及VHDL语言实现了对直流电机PWM控制器的设计.文中介绍了在一片EPM 7128SLC 84-15芯片内用VHDL语言编程实现直流电机PWM控制器的细分计数器模块、速度控制模块、数字比较模块等功能,该系统无须外接D/A转换器及模拟比较器,结构简单,控制精度高,有广泛的应用前景.     

VHDL电容测量仪的设计与实现

采用一种软硬件结合的方式实现对电容的测量.硬件部分通过运放电路、比较电路等实现电容测量过程,软件部分应用VHDL语言编程实现脉冲计数,完成电容值的计算、转换、处理.软件基于MAX＋PLUSⅡ开发平台,用CPLD芯片实现.     

用CPLD构建红外遥控电路及其仿真

为了实现基于CPLD的红外遥控发射电路,文章在分析CX6122芯片红外遥控编码原理基础上,提出了用VHDL语言有限状态机构建该电路,用计数器、译码器和寄存器在状态机的St0-St4的协调控制下完成按键扫描,St5按键值的锁存,数据调制控制器在St6-St8协调下完成遥控信号引导码、数据码编码及调制．该电路经过仿真及硬件...     

可编程逻辑器件（CPLD）实验系统的设计

文章采用ＡＭＤ公司的ＭＡＣＨ２１１ＳＰ器件设计了一个ＣＰＬＤ实验系统，给出了硬件电路设计，实现了全加器和计数器的软件设计。     

基于CPLD的步进电机控制器

介绍了步进电机的工作原理,利用复杂可编程逻辑器件产生编码脉冲和控制信号,通过驱动放大电路实现了对步进电机速度和方向的精确控制,并用VHDL语言完成了程序的编写,给出了仿真结果并实际应用于电机的控制.     

基于CPLD的CCD图像敏感器驱动时序设计

介绍了一种CCD图像敏感器——TCD142D,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用QuartusII对所设计的时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7064SLC44进行适配。实验结果表明,驱动时序发生器的设计是正确的,可以满足CCD工作驱动要求。