基于忆阻器的多路复用器设计与实现

结合忆阻器蕴含逻辑和非蕴含逻辑的运算特点,设计2-1和4-1多路复用器电路并提出其实现方法.利用蕴含逻辑和非蕴含逻辑自带"或"和"与"运算的特性,对多路复用器的逻辑表达式进行等价变换,运用2种逻辑的迭代运算实现2-1和4-1多路复用器.同时,通过调整逻辑执行的顺序提高忆阻器单元的复用率和精简操作流程.HSPICE仿真实验验证了该方法是可行的,且在减少忆阻器开销的同时能降低时延.     

基于中心法则的可逆运算新逻辑

针对计算机的弊病〖CD2〗运算的不可逆性, 提出了一种新构想: 将生物计算机、 纳米计算机和传统计算机的实现原理以及结构特点有机地结合,设想了一种仿真生物纳米计算器的新逻辑, 以实现运算的可逆性. 基本实现思想如下： 用硬件模拟的DNA（脱氧核糖核酸）反义链作为信息载体, 遵循基因控制蛋白质合成的中心法则, 对应可以形成多种进制(例如: 二进制、 四进制、 八进制、 十六进制以及六十四进制)逻辑规则, 并利用遗传学原理进行可逆性运算.     

可进化可重构图像滤波器的设计

设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高进化效率.在运算单元设计方面,利用FPGA中特有的丰富LUT逻辑资源优势,设计了一种仅通过LUT配置码来控制其功能的P运算单元,节约资源且扩充了运算单元可执行的功能选项.借助于模拟退火遗传算法,通过对可重构电路配置码(基因)的不断改进和优化,该滤波器可以很好地滤除图像中的高斯噪声和椒盐噪声.实验结果表明:经过100万代进化,对于高斯噪声,噪声图像的平均每像素误差Mdpp=32.11,滤波后Mdpp=16.74,滤波质量优于一般高斯滤波器和现有的MUX加功能运算单元的可进化滤波器;对于椒盐噪声,噪声图像Mdpp=6.22,滤波后Mdpp=3.44,有效滤除了噪声.     

新结构重心法去模糊单元电路设计

为解决模糊控制器电路设计中的去模糊运算问题,提出了一种数模混合电路实现的模糊控制器去模糊运算单元电路设计。通过对折叠型G ilbert乘法器电路作适当的扩展,提出了多路乘法器的设计,实现了多个输入电压与一个共同的乘数电压的乘法运算,并应用该多路乘法器和运算放大器设计了归一化激活度计算电路。应用归一化激活度计算电路和加权求和电路组成了该新结构的去模糊单元电路。采用无锡上华0.6μm混合信号工艺参数设计完成。H sp ice模拟结果表明该单元电路可以完成去模糊运算工作,并作为子单元电路应用于模糊控制器的VLS I实现。     

基于FPGA查阅表的面向结构的逻辑优化

介绍了基于现场可编程门阵列（ＦＰＧＡ）查阅表的逻辑优化准则．基于这一准则，讨论了几种重要的逻辑优化运算，例如抽取、分解、约数检查和简化，以按照目标工艺技术估算电路的价格．基于ＦＰＧＡ，利用我们的方法对查阅表进行逻辑优化，可以得到工艺映射中的良好出发点．以２５个基准试验例子为基础，我们的优化电路所需要的构造逻辑方块（ＣＬＢ）比利用ＭＩＳ－ＩＩ的优化电路的情形下少百分之十四，如果两者都利用ＭＩＳ－ｐｇａ顺序映射的话．此外，电路的级数也稍有改进．     

集成滤波器的一个典型单元电路的改进

非线性失真问题已成为滤波器设计、制造的主要制约因素之一,其原因在于其拓扑结构中的基本元件和单元电路固有的非线性．本文中研究了一种典型单元电路(Schau-mann元件)的非线性特性,导出了其非线性特性的解析式．同时,在此基础上提出了该元件的改进电路,即采用两个元件构成对称平衡电路结构,实现对输出信号进行代数和运算,并通过对其中一个元件的偏压值的选择来降低改进电路的非线性,获得了理想的线性度．这些解析式对于上述单元电路所构造的各种Gm．C滤波器的非线性分析具有重要作用,其推导方法可以应用于其他类似的电路．     

运算放大器的非线性应用

运算放大器固有的饱和非线性被用来设计电路。这些电路,有着种类繁多的、有用的非线性伏安特性;而且结构简单,只用一个运算放大器和3～4个线性电阻即可实现。电阻是无源的,在适当的假设下,由三端口电路最高权位条件推出。本文对每一个典型电路给出简明的设计公式和例子,并用实际的测量加以证实。     

用VHDL语言实现ALU的算术运算单元

介绍了利用可编程逻辑器件实现高速8位ALU的算术运算单元的设计方法,并且给出了算术运算单元的项层原理图和用VHDL语言编写其子模块的程序.     

碱性耐火材料中的直接结合

碱性耐火材料很多的优良性能是源于其直接结合的显微结构."直接结合"的耐火材料也是未来发展的一个趋势.对碱性耐火材料中的直接结合做了较全面的论述,包括直接结合的分类、实现途径及评价标准等,并例举了一些较典型的直接结合的碱性耐火材料.     

直接序列扩频信号快速捕获

提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC2V3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 ms.仿真和测试结果验证了设计的正确性.