一种有效评估桥接故障的IDDQ可测试性分析算法

鉴于传统的可测试性分析算法不能处理重汇聚扇出问题,该文提出了一种有效的评估电路桥接故障可测试性的IDDQ可测试性分析算法.这种算法是基于给电路中每个门施加基本矢量集的概率进行的.开始在原始输入端采用单值标记,通过电路分级和从原始输入端传播标记集可识别重汇聚扇出门,然后采用反向蕴含过程计算重汇聚门基本矢量的概率值,进行重汇聚扇出点的评价.实验结果表明这种算法可获得较精确的可测试性分析结果.     

可编程序逻辑阵列的伪穷举故障检测

本文提出了一种适合可编程序逻辑阵列的伪穷举测试方法。在增加少量硬件电路的基础上，通过巧妙的逻辑划分，使每个逻辑子块可用穷举测试法进行故障检测。在保证故障被测度达到１００％的同时，大大缩短了测试所需的时间。测试序列总长度仅为原始输入端数和乘积线数的乘积。     

一种基于电路自反馈的测试向量产生算法

内建自测试（BIST）是可测性设计中常用的方法,其中的测试电路部分要占用一定的芯片面积。提出并实现了一种基于电路自反馈的测试向量产生算法,通过将被测电路中的一些内部节点反馈连接到被测电路的输入端,由电路自己施加测试向量进行测试。该方法可以减少BIST的面积开销,实现全速测试,同时还能保证较高的故障覆盖率。     

基于信号功率谱的模拟电路嵌入式测试

针对模拟电路内建自测试问题,提出一种基于信号功率谱的嵌入式测试方法.采用由电压比较器构成的采样器对被测电路的输入信号和输出信号进行采样,得到频谱特性不变的数字信号序列,使用最大熵谱法计算输出序列和输入序列之间的功率谱密度比,将得到的比值与正常电路的比值进行分类比较后,确定被测电路的故障状态.在基于DSP的模拟电路测试平台上,应用信号功率谱方法对低通滤波器电路进行测试.结果表明:该方法能有效地检测模拟电路中的各种故障,硬件实现方案简单易行,适合模拟电路的嵌入式测试.     

基于赋值判决图的AT89C51微处理器全速电流测试实验研究

全速电流测试是一种新的电路测试方法,以AT89C51微处理器为例,说明用全速电流测试进行微处理器测试的可能性.实验中将80C51内核的HDL描述转换为赋值判决图（ADD）,然后由ADD产生测试所需的指令序列,最后令微处理器重复执行产生的指令序列,并用普通的万用数字电流表测量微处理器消耗的平均电流.实验结果表明,用全速电流测试在指令级对AT89C51微处理器进行测试是可行的.通过测试所有的数据通路,不仅可以检测数据通路的故障,而且可以检测由于控制错误而引起的数据传送错误.     

对时间输入/输出自动机一致性测试的改进

Jan.S等提出了对时间输入／输出自动机（TIOA）模型进行黑盒一致性测试的算法。针对其生成的测试序列数量太大这一问题，提出用可最小化的时间自动机（MTA）模型来描述稠密的实际系统，并用递归算法实现了对测试序列的首部即转换覆盖P的构造。由分析得出结论：使用MTA模型可使上述测试算法生成的测试序列的数量大大减少，从而在不影响其完全性的情况下使该算法更具实用性。     

一种易于线性压缩的测试图形生成方法

为解决VLSI测试中数据量大、功耗高和故障检测难等问题,提出一种易于线性压缩的测试图形生成方法(LCG法).与传统方法不同,LCG法先解析出一类每个向量内部具有线性关系的测试序列,这种线性关系是基于单输入变化序列的,构成的测试序列可有效地减少被测电路内部的开关活动.测试生成时只需搜索测试向量少量的位值,其他位的值按预定义的线性关系解析出,再通过故障模拟的方法确认测试图形.压缩后的测试图形为其少量位的内容,具有压缩率高、易于实现、功耗低和覆盖率高的特点.对ISCAS89中5个最大的基准电路的实验结果表明,LCG法在固定故障覆盖率大于96%的情况下,压缩率都在10倍以上,甚至可以达到100倍以上.     

FAN算法在瞬态电流测试产生中的应用

在不考虑冒险的情况下，对于CMOS电路中的开路故障，探讨了利用FAN算法进行瞬态电流测试产生的可能性，定义了三种不同的D前沿，并将测试产生分为激活故障，使无故障电路和故障电路的瞬态电流差别最大化，减少旁路的影响三个部分，实验结果说明，在不考虑冒险的情况下，将FAN算法应用于瞬态电流测试产生是可行的。     

一种克服工艺参数影响的IDDT方法

在瞬态电流测试中,即使是同一设计的芯片,由于制作工艺参数的不稳定性,在输入相同的测试向量对时,会产生不同的瞬态电流,这就可能减小故障电路和无故障电路瞬态电流的差别,导致不能对电路是否有故障做出正确的判断。参考稳态电流测试中克服工艺参数影响的方法,针对开路故障,提出了一种在瞬态电流测试中克服工艺参数影响的方法,并利用Pspice软件对这种方法进行了模拟实验。模拟结果证明,该方法是可行的。     

端标记交替-连续编码测试数据压缩技术

为了提高测试数据压缩率,根据预先计算测试集的特点,文章提出了一种测试位重组算法和端标记交替一连续编码方案.采用一种算法对测试集所有模式的测试位进行重排,以便把模式中零散的0或1集中到测试模式的一端,增加长游程的长度,减少短游程的存在;采用码字重用对模式中的交替块、连续块和端连续块分别进行编码;通过给出的译码电路和实验结果,表明了本文编码压缩技术不仅获得很高的数据压缩率,还降低了测试功耗.     

基于蚂蚁路径的IDDT测试生成

始于90年代的瞬态电流测试（IDDT Testing）法可以检测出传统的电压测试法和稳态电流测试法所不能检测出的集成电路故障。瞬态电流测试产生需要一次产生两个或两个以上向量。其测试向量产生比较复杂,寻找高效的测试向量产生算法对提高测试效率具有重要意义。提出了一种基于模拟测试的蚂蚁路径瞬态电流测试产生算法。通过蚂蚁算法的自适应与正反馈的特点,寻找出一条测试集成电路故障的最佳路径,该算法思想简单,易于实现。通过SPICE模拟验证表明测试产生的结果是有效的。     

锁相技术在音响电路测试中的应用

在测试音响电路的解调功能时,用点频方式代替扫频方式输入已调制信号,可以有效地提高测试时间,从而降低测试成本。该文介绍利用锁相技术实现音响电路的点频测试方法。     

一种高效PWM变换电路的研究

ＰＷＭ（Ｐｕｌｓｅ－Ｗｉｄｔｈ－Ｍｏｄｕｌａｔｉｏｎ）变换电路中,可控开关在每次通断过程中要承受高的开关压力与高的开关损耗,而且该功耗会随着ＰＷＭ开关频率的增加而线性地增加．减小开关损耗最有效、最直接的方法是采用软开关技术．文中提出了一种最新的电路拓扑结构,采用综合零电压技术与零电流技术的软开关技术,应用于升压式ＰＷＭ变换电路,使ＰＷＭ变换电路的开关,既能在零电压下实现开通,又能在零电流下实现关断,从而大大减小开关损耗,可显著地提高电能转换效率．同时提出了一种实用的控制电路,不仅电路结构简单,而且容易保证三路开关信号的时序关系（输入一路波形,同时输出三路波形,控制三个开关管）．输出波形完全能反映输入波形的变化．该设计思想对ＰＷＭ变换电路的进一步研究有着积极的意义．     

结合奇偶测试的大规模集成电路征兆测试

征兆测试是一种高效简捷的电路测试方法。该文提出一种适用于大规模集成电路的测试方法——组合征兆测试法。利用这种方法,测试者可以通过穷举输入组合,使奇偶测试和征兆测试相结合,共同解决对大规模集成电路故障测试的难题。主要思想是:首先通过被测电路的奇偶性判断该电路的征兆测试法的可测性,对征兆测试法不可测的电路,引入高阶征兆测试的思想,使其成为高阶征兆测试法可测电路。结果表明:该方法在提高可测性的同时,还提高了电路征兆测试的测试效率和故障覆盖率。通过对一些基准电路和常用电路的测试验证了该方法的实用性。     

关于有源功率因数校正(APFC)的研究

有源功率因数校正电路使输入电流波形跟踪输入正弦交流电压波形,得到较高的功率因数.主要针对APFC控制方法进行讨论,介绍了UC3854控制电路,并设计了功率电路,通过实验证明了此校正电路的优良性能.     

Oscillation Test Strategy for Analog Filters by Monitoring Output Voltage and Supply Current

A test strategy for analog filters was proposed. The output voltage and supply current of the circuit were monitored when using the oscillation test technique. The frequency, average value, maximum value and amplitude of both output voltage and supply current were taken as test parameters. Tolerance bands of test parameters were analyzed. Fault detectabilities of test parameters were compared and combined, and optimal parameter sets were derived. Experimental results show that both the output voltage and supply current give significant contribution to fault detection. Considering catastrophic, single and double parametric faults, the fault coverage in testing the benchmark circuit can be raised from 90.6% for traditional voltageonly oscillation test strategy to 97.2% by monitoring both output voltage and current parameters.     

无电流传感器的电流控制调宽式开关整流器

介绍一种新型单相开关整流器的控制方案。它采用有源电流波形整形技术，控制输入电流连续导通，其控制开关的周期是固定的，导通时间的大小是根据输入电流的斜率进行调控。它具有不需要电流传感器、线路功率因数高和电路简单等特点。该控制方案的理论分析和实验结果都证明其可行性。     

一种单CCⅡ型多功能二阶滤波电路

提出仅使用一个ＣＣⅡ器件和７ 个无源元件的滤波器电路, 适当改变电路中无源元件的性质（电阻性或电容性）,可以实现４ 种二阶滤波功能：高通、低通、带通和带阻滤波。由于把Ｙ 端子做为输入端,所以电路具有很高的输入阻抗。以带阻滤波器为例,说明了电路的设计方法,给出了计算机仿真实验结果。     

Compact-Parity Testing and Testable Design

Parity testing is one of the compact testing techniques, which, traditionally, relies on applying all 2^n input combinations to an n-input combinational circuit without need of knowing the implementation of the circuits under test. The faults can be detected just by observing and comparing its parity of whole output of circuit with the expectation one. The way seemed to be less interesting to the test eagineers in the past days, mainly due to the reasons of its exhaustive testing and time-cousuming, which became a barrier as the number of input lines gets growing. However its great facility and convenience in testing still interest to the engineers who need to have a quick look at the qualities of the circuits without generating the test patterns for a given circuit to be tested. In this paper, a new approach called pseudo-parity testing is presented to deal with the dilemma we are facing： i. e. to change an exhaustive parity testing into a non-exhaustive one, followed by a pseudo- parity testable design to help realize the new way of pseudo-parity testing. The idea of pseudo-parity testing presented in this paper may resume its spirits towards its promising future.