可编程序逻辑阵列的伪穷举故障检测

本文提出了一种适合可编程序逻辑阵列的伪穷举测试方法。在增加少量硬件电路的基础上，通过巧妙的逻辑划分，使每个逻辑子块可用穷举测试法进行故障检测。在保证故障被测度达到１００％的同时，大大缩短了测试所需的时间。测试序列总长度仅为原始输入端数和乘积线数的乘积。     

可编程逻辑阵列嵌入自测试设计

本文提出的设计方案,以极低的附加硬件资源覆盖了包括附加电路在内的所有单重固定故障、交叉点故障、邻线桥接故障和几乎所有的多重故障。同现今通行的设计方案相比,具有下列明显优点:1) 极低的附加硬件资源;2) 极高的故障被测度;3) 对可编程逻辑阵列的正常操作没有影响;4) 减少了测试延迟;5) 故障检测异常简单。