FPGA在数字示波器中的应用研究

以Altera公司的现场可编程门陈列EP1C6Q240为核心器件,研究FPGA在数字示波器中的应用.充分利用FPGA内部可定制的宏功能模块及其他丰富的资源,将数字示波器中的时钟分频电路、锁存器和数据缓存电路等集成在一片FPGA芯片上.给出了系统结构图和FPGA实现的各功能模块电路,并利用QuartusⅡ9.0对各模块进行设计、编译和仿真.实验测试表明,该系统能精确地测量各种信号波形,运行可靠,有效地降低了系统的成本.     

基于CPLD的电磁法勘探激励场源波形设计

采用新型可编程逻辑器件CPLD设计了电法勘探发送机的信号波形。CPLD器件含有大规模逻辑单元,可在系统重构仪器的功能。用它可产生各种电法勘探所需要的信号波形。可用于多功能电法勘探发送机设计。能产生方波,不同占空比的单极性或双极性脉冲,双频波,最高可包含13个主频率的伪随机信号,不同序列长度的m序列的逆重复m序列信号等电法勘探常用供电波形信号。波形选择及频率选择灵活。可应用于多种电（磁）法勘探。     

基于大规模PLD器件的接口电路设计

为了提高微机系统的集成度并实现微机系统的功能重构 ,利用大规模可编程逻辑器件集成度高及用户可编程等特点 ,借助EDA工具 ,设计了基于大规模可编程逻辑器件的微机系统接口电路。设计实例表明 ,不仅可将多个接口电路的功能集成在同一块芯片上 ,而且可重构接口电路的功能。     

基于CPLD的整数可变分频器设计

采用2片74LS190数字逻辑器件设计了两位数的分频器,给出了设计的原理图,接着使用Quartus-II工具软件进行分频器的功能仿真,结果表明该分频器能够对输入信号的频率实现1-99的分频,最后将编译好的文件下载到相应的CPLD器件中,从硬件电路上实现了可变分频器的设计.     

基于SOPC的SVPWM波形研究

介绍一种采用SOPC技术设计的SVPWM波形发生器,在FPGA中嵌入了32位NiosⅡ软核系统,用以处理SVPWM波形的计算、输出与显示等功能.利用可编程逻辑器件的可在线编程特点和SOPC的技术优势,灵活、快捷地将所需功能模块完全集成在单片的FPGA上,使电路的硬件结构简单,具有较高的性价比.     

基于VHDL的高性能信号采集系统的设计

设计突破了以往单纯通过硬件电路搭建的遥测系统,采用通过外围电路搭建,并基于VHDL实现了由大规模可编程集成器件进行统一控制的多路模拟信号时分采集系统。利用VHDL开发的遥测采集系统,具有可在线编程的功能以及模块设计,其通用性和模块化设计方法可以节省大量的人力,大大地缩短设计周期。     

基于FPGA实现多路模拟信号自适应采集系统

本文主要介绍一种基于FPGA的数据采集系统,系统包括运算放大器、多路选择器、高速A／D转换芯片、FPGA等器件。该系统利用运算放大器件对信号进行变换,通过多路选择器进行通道选择,最后由A／D转换器输出数据到处理器。FPGA作为采集系统的核心部件,完成了内部数字电路设计,使系统具有很高的自适应性和扩展性。在有限的量化位数限制下,充分利用信号调理电路、A／D转换器的输入电压动态范围和12位的位宽,在相同的量化位数下提高了大部分模拟信号的采样精度,具有一定的参考价值。     

智能多通道电子数片控制系统设计

介绍一种基于现场可编程门阵列（FPGA）的多通道电子数片机设计方案．系统利用FPGA丰富的逻辑资源和快速并行处理能力实现信号调理、逻辑判断、对象控制等功能．片上嵌入了CPU软核负责参数处理及数据通信．在对系统控制要求和影响性能指标因素的分析基础上，论述了FPGA中控制逻辑的设计和可编程片上系统（SOPC）的构成，并给出了部分电路的原理图和仿真波形．     

任意波形信号发生器的设计

本信号发生器依据直接数字频率合成原理合成信号,采用自行设计复杂可编程逻辑器件的方案实现频率合成,扩展数据存储器存储波形的量化幅值(波形数据),在单片机的控制与协调下输出频率和相位可调的信号波形.该信号发生器可产生任意波形,成本低、体积小、使用方便.     

新式多路任意开关波形发生器

利用顺序脉冲发生器加译码电路产生多路任意开关波形,是传统的设计方法。近年来,大多利用具有可编程定时功能的单片机系统来实现,只要将状态转换表和相应的驻留程序固化在一片EPROM中。本文导出了多路任意开关波形的离散化表示式;在此基础上提出了一个产生多路任意开关波形的新算法。用户只要从键盘输入开关延时参数,就可得到相应的多路任意开关波形输出。对不同的波形要求,无须更换驻留程序,具有一定的通用性。     

基于DDS的LFM信号发生器的FPGA设计

直接数字频率合成技术DDS,在现代雷达信号波形产生中具有重要的地位。文章主要介绍了基于FPGA的DDS设计的基本原理、电路结构和设计优化方法;利用Altera公司Cyclone系列芯片采用线性插值法进行设计实现与仿真,并且很方便地实现线性调频信号(LFM)的产生;它具有较高的频率分辨率、频率转换速度快以及相位噪声低等优点。     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成: 9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC 0.18μm 1.8V 电源CMOS工艺的SpectreVerilog仿真表明：它能在分频比56-2 047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

高精度模拟分频电路的设计与实现

针对精密授时系统中,铷原子钟只提供单一的10 MHz高精度信号,而用FPGA等数字分频设计精度达不到要求的问题,设计了采用电阻、电容、电感与运算放大器等简单器件构成的高精度模拟分频电路。对高精度分频电路中各个模块的设计进行了详细的描述。通过测试,设计的一分频与二分频电路都能够使精度达到±5×10-11,这比一般的数字分频器要高几个数量级。     

集成波导型多波长合波—分路器的设计

设计了一种混合集成波导多波长合波－功率分路器，采用微光学分立元件和光波导混合集成在同一块基片上，实现合波和分路的功能，是一种具实际应用价值的新型多波长合波－分路器。     

0.18μm CMOS高集成度可编程分频器的设计

采用标准0.18 μm CMOS工艺,提出了一种高集成度可编程分频器.该电路所采用技术的新颖之处在于：基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑.仿真结果表明,在1.8V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW.     

一种改进的程序分频器

对铷频标中的频率合成器内的程序分频器进行了设计，并介绍了改进后的程序分频器。实验结果表明，该程序分频器用于铷频标的频综器中性能指标满足要求。     

11GHz频段多路电视微波传输系统的研制

介绍一种１１ＧＨｚ频段多路电视微波传输系统．它包含中频调制器、微波上变频发射组件、低噪声下变频接收组件和中频解调器等部分．该系统采用宽带调频信号方式,运用高中频直接锁相调频、高Ｑ滤波、一体化上、下变频组件结构和微处理器多路集中控制等技术,设备体积小、成本低、性能好、并获得实际应用．     

多载波无线电探测器信号波形设计

目的对正交频分复用多载波探测体制进行发送信号波形优化设计。方法建立发送信号模型,推导出正交频分复用多载波探测信号模糊函数;根据系统性能要求,提出波形设计的两准则;按照两个设计准则,通过计算机仿真进行波形设计与分析。结果实现正交频分复用多载波探测体制发送信号波形优化,设计出满足两个设计准则的优选波形。结论子载波上发送相位编码序列为广义类chirp序列(P4码)、广义多相巴克码的正交频分复用多载波信号具有图钉形的模糊函数,峰均比PAPR<2是多载波探测的优选波形。     

用ispPAC20和isp1032实现可编程计数式ADC

ispPAC20可编程模拟器件内含运算放大器、比较器、8位D／A转换器，通过编程可实现放大器、有源滤波器、方波发生器等模拟电路单元的设计。本文利用isppac20的有效资源，将其与CPLDisp1032结合实现了可编程计数式ADC的设计。实验结果表明可编程计数式ADC可方便的嵌入到电子系统中。可编程计数式ADC是可编程模拟器件和可编程逻辑器件典型应用之一。文中给出的设计方案合理，测试指标符合要求，有很好的应用价值。     

基于PC机的数字程控分频器卡的研究与设计

本文以微型计算机为基础，提出了基于ＰＣ机的数字程控分频器卡的设计思想，阐述了硬件、软件设计的具体方法，应用这一思想和方法设计并实现了基于ＰＣ机的数字程控分频器卡。