并行数据FFT/IFFT处理器的设计

针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.     

基于寄存器组的FFT处理器

针对目前快速傅里叶变换(FFT)处理器存储器访问算法复杂度较高,实现起来面积较大的问题,采用寄存器交换策略实现无冲突地址读写.以存储器迭代结构为主体构建FFT处理器结构,并设计了一种基于流水线的蝶形运算单元.根据基4蝶形运算数据选择的规律性,采用数据移位操作可以去除存储器中的地址解码器和控制逻辑.采用门控时钟降低系统的功耗.设计的FFT处理器通过SMIC 0.18μm工艺综合仿真,其面积为0.6 mm2,整个处理过程只需要60个时钟周期.在20 MHz的工作频率下,系统的平均动态功耗为7mW.该结构可以满足IEEE 802.11a的要求,并且具有小面积及高效的特点.     

一种基于矢量基2×2的二维FFT高效结构

提出了一种基于时间抽取原位计算的高效并行的二维矢量基2×2快速傅里叶变换的硬件实现结构.该算法结构将N×N点数据分解为4个独立存储的部分来实现矢量基2×2蝶形计算单元4个操作数的并行访问,仅用一个二维分裂基蝶形运算单元对这4块数据进行二维矢量基快速傅里叶变换,利用无冲突访问方法完成对存储器的并行访问.推导出了该算法硬件实现结构下的各存储器数据地址存取公式和旋转因子的产生方法,并利用CORDIC算法实现旋转因子的产生来减少存储器的使用.该算法对N×N点数据进行二维离散傅里叶变换处理的时间仅为(N2/2)(lb N-1)个时钟周期,与以往算法计算时间的比较结果表明了该设计的有效性.     

基于分级存储并行运算的FFT处理器设计

研究了一种基于分级存储并行运算的改进快速傅里叶变换(FFT)处理器算法,通过减少对RAM存储器的读写次数降低功耗,采用并行运算方法减少数据处理时间.基于该算法以及改进的基-4蝶形单元设计了一款4096点FFT处理器.该处理器采用SMIC 0.18μm CMOS工艺设计实现,芯片核面积为9mm2,在slow工艺角条件下,版图后仿真最高时钟频率为192.3MHz,功耗为422mW@100MHz,最小处理时间为67.92μs.     

现代雷达中的高速FFT设计

针对FFT专用处理器无法满足现代雷达高速实时信号处理的要求,提出了四种高速FFT的设计方案。方案在分析比较各种FFT算法的基础上,兼顾速度、资源和复杂度三个方面,选用基4算法,利用CORDIC算法产生旋转因子,点数和字长均可灵活配置,工程可实现性强。设计方案的性能分析和硬件实现验证了设计方案的有效性,适应现代雷达的不同处理要求。     

基于FPGA架构的可变点FFT处理器设计与实现

通过对传统的基-4快速Fourier变换(FFT)算法进行优化, 降低基 4算法的复杂度, 使其具有基-2算法的蝶形结构. 采用优化后的基-4/2混合基算法及流水线基-2²单路延时反馈(R2²SDF)结构设计可变点FFT处理器, 并对输出结果进行功能和信号仿真验证. 结果表明, 该处理器的有效性和执行效率均表现良好.     

工业信号分析的一种修剪新算法

基于一维 DFT变换为多维 DFT的公因子算法 CFA,提出一种有效的修剪算法 .该算法首先利用 CFA算法将 DFT分解为内外两层若干组一维小点数 DFT,然后针对其特点对内外两层分别进行修枝 ,最大限度地减少了冗余计算 ,同时可实现任意点数截取或抽选输出 DFT的计算     

基于超标量处理器的高效FFT映射方法

针对超标量处理器的结构特点,研究新的映射方法,实现高效FFT运算.对现代超标量结构处理器进行建模,分析FFT算法在其上执行情况,得出内存访问是FFT算法执行的关键点.并进一步对FFT的内访问过程进行建模分析,最终实现了一种基于cache优化的高效FFT映射方法,该方法将FFT进行拆分实现,充分发挥了cache的作用,进而提高了处理性能.最后在ADI公司的TS201数字信号处理器上,以该映射方法为指导实现了基2FFT算法,实验结果显示在处理点数超出cache容量时,本映射方法可以大幅度提高处理性能.      

基于多核架构适用于LTE标准的FFT算法研究与实现

基于多核架构提出了一种适用于长期演进技术(LTE)下行链路128～2048/1536点快速傅里叶变换(FFT)计算的算法,并进行了仿真.利用多核结构将FFT算法进行并行划分,采用流水线并行和数据并行的结构,减少运行时间.同时将该算法基于一块使用TSMC 65nm工艺制成的多核芯片上实现,在750MHz的工作频率下,计算128～2048/1536点FFT的芯片实测功耗为282～366mW,能量效率为每点35.4～84.33nJ.与其他设计相比,运行速度最多能提高近6倍,计算大点数FFT时,能量效率可提高约20%.     

LTE中灵活并行无冲突Turbo码交织器的实现

为了满足LTE标准中Turbo译码器并行高速的译码要求,设计了一种支持并行译码、存储器访问无冲突的交织器结构.通过对交织器计算公式的推导简化,降低了交织器地址计算的复杂度,同时减少了地址计算单元,只需要一个块地址计算单元即可得到所有存储器的块地址值以及置换网络的控制值.该交织器结构能够实时计算交织地址值,同时灵活性非常高,能够支持多种并行度切换的Turbo译码器.设计的结构在SMIC0.13μm工艺下完成综合,面积为0.023mm2,等效门数为4.5k,最高时钟频率为315MHz.     

反重叠变换的快速算法及其FPGA实现

常用的反重叠变换算法运算复杂度较大，难以在FPGA中应用。根据DCT_IV的正交性和对称性，提出了基于M／2点FFT蝶形运算的反重叠变换快速算法。进一步分析了算法的复杂度，采用并行处理和流水线技术完成了反重叠变换快速算法的硬件设计和FGPA实时实现。     

反重叠变换的快速算法及其FPGA实现

常用的反重叠变换算法运算复杂度较大,难以在FPGA中应用。根据DCT_IV的正交性和对称性,提出了基于M/2点FFT蝶形运算的反重叠变换快速算法。进一步分析了算法的复杂度,采用并行处理和流水线技术完成了反重叠变换快速算法的硬件设计和FGPA实时实现。     

一种高效的基四浮点蝶形运算模块研究

FFT是数字信号处理中的一种非常重要的算法，蝶形运算模块是FFT处理其中的重要构造模块，本文给出了一个高效的基四蝶形运算模块结构设计方案并进行了实验验证，验证结果证明，该结构利用蝶形运算中重复计算的特点，进一步节约了蝶形运算模块的资源。大大提高了运算模块的使用效率。     

Highly configurable floating-point FFT IP Core with reusing method

A highly configurable fast Fourier transform intellectual property core (FFT IP core) that can be mounted on Avalon bus of Nios II processor is designed in this paper, by the means of custombuilt components in SOPC Builder. Not only the data number can be configured to 2n and the data width can be configured as integer or floating-point number of 32 bits, but also the number of inner butterfly units is configurable, which can effectively resolve the contradiction between speed and hardware resource occupancy. The IP core is designed by butterfly computing elements of a mixed radix-4 and radix-2 algorithm and applies the inplace addressing scheme and reusing method to reduce hard-ware resources consumption. Functional simulation by Quartus Ⅱplatform proves that the results calculated by FFT IP core are ac-cordant with the Matlab results. Hardware test on DE2 development board by timestamp timer demonstrates that the FFT IP core costs only 34.8 μs to achieve FFT of 512 sampled data with precision of 32-bit floating point. It is demonstrated that the IP core has the advantages of feasible configuration, easy use, and high precision.     

基于OFDM技术FFT的FPGA研究

本文对快速傅立叶变换,基本运算单元,蝶形运算的位数,8k点FFT实现,FFT模块实现IFFT等几方面阐述了基于OFDM技术的FFT的设计思路,给出了FFT实现的总体框架,并对存储器的控制,运算模块,FFT的地址,旋转因子,数据的锁存进行了硬件的设计,通过Matlab工具箱中的FFT函数进行了仿真.     

基于DSP的IMDCT快速算法

修正离散余弦变换 ( MDCT)在音视频信号编码中得到广泛地应用 ,其快速算法在实时编解码系统中尤为重要。论文给出了一种适用于数字信号处理器 ( DSP)实现的修正离散余弦反变换 ( IMDCT)快速算法—用 M/ 2点时间抽取 ( decimation in time,DIT)分裂基 FFT实现 2 M点的IMDCT。算法是基于蝶形运算组成 ,在 DSP中可以获得很高的运算效率。该算法的蝶形运算结构同样适用于正向MDCT。在由定点 DSP实现的活动图像专家组 ( MPEG)音频层 III解码器中 ,与 MPEG音频压缩标准 ISO/ IEC 11172 -3中给出的 IMDCT运算量相比较 ,该文提出的 IMDCT快速算法节省了 2 / 3的运算时间和 1/ 2的存储空间。     

用FPGA实现FFT的研究

目的 针对高速数字信号处理的要求,给出了用现场可编程门阵列（ＦＰＧＡ）实现的快速傅里叶变换（ＦＦＴ）方案。方法 算法为按时间抽取的基４算法,采用递归结构的块浮点运算方案,蝶算过程只扩展两个符号位以适应雷达信号处理的特点,乘法器由阵列乘法器实现。     

2个置换因子循环矩阵相乘的快速傅氏变换法

借助于快速傅氏变换(FFT)技术,给出了计算2个n阶置换因子循环矩阵之乘积阵的一种快速算法,其算术复杂性为O(nlog2n),最后给出一个算例.