时序分析中时序约束条件的确立和检验算法

针对同步多相时序电路在满足建立时间约束时却忽视保持时间约束的情况，提出了一个基于锁存器多相时序电路的建立时间约束和保持时间约束的检验算法。该算法考虑了时钟偏斜对建立时间和保持时间的影响。经具体时序电路验证，本文检验算法是可行的。     

同步时序电路分析解题指导

同步时序电路是数字电路(系统)中应用极为广泛的电路,在数字电子工程中人们经常会碰到同步时序电路分析方面的问题,熟练掌握同步时序电路分析方法就成为每个读者掌握数字电路工作原理、学好数字电路课程的关键。 为了帮助读者全面掌握同步时序电路分     

同步和异步时序逻辑电路统一分析的新方法

利用引入含时钟信号的触发器激励方程,提出了一种新的时序电路的分析方法,实现了同步、异步时序电路分析过程的统一;对于异步时序电路,所求得的触发器激励方程与同步时序电路的触发器激励方程是一样的,且该方法与传统的同步时序电路的分析方法是一致的。     

同步时序电路设计新方法

本文在研究具有冗余态的同步时序电路的自启动问题的基础上,提出同步时序电路的设计新方法。它不仅适合于具有冗余态的同步时序电路的设计,也运合于完全确定的同步时序电路的设计。新方法的特点在于,直现、简捷、更易于求得能自启劫的最简逻拜函数。     

异步时序电路设计的系统方法

本文用同步时序电路设计的系统方法和硬件结构形式处理异步电路设计,把异步和同步时序电路设计方法统一起来了。这不仅大大简化了时序电路的设计过程,而且能满足现代设计关于系统性、清晰性和可靠性的要求。     

一种用于高速逻辑电路综合优化的新算法

提出了一种改进时序重排算法，使时序重排可以更有效地与其他组合优化算法结合起来共同提高同步时序电路的速度。在各种不同的测试电路上得到的实验结果显示，这种算法在与其他组合优化方法的结合上，较以往的时序重排算法有很大的改进。     

同步时序电路的一个高性能故障模拟器

提出了一个同步时序电路故障模拟的方法，它采用了并行码模拟与并行故障模拟算法，吸收了锥形操作、并行Ｓｔａｒ算法、全局级化和全局故障分组等技术的优点．为了验证这种方法的效率，ＳＵＮＳＰＡＲＣ２工作站上实现了一个高性能的故障模拟器（ＨＳＩＭ），并把ＨＳＩＭ的实验结果和其他故障模拟器ＰＡＲＩＳ、ＴＯＲＳＩＭ作了比较．对于大型同步时序电路，ＨＳＩＭ的平均单码模拟速度是ＴＯＲＳＩＭ的１．８倍，平均性能因子是ＴＯＲＳＩＭ的７倍     

面向同步时序电路的电路并行测试生成算法

面对VLSI设计规模日益增大的挑战，除了电路并行以外，其它已有的基本并行策略都无法从根本上解决测试生成的复杂性问题，然而，已有的电路并行测试生成算法并未取得理想的结果，尤其对时序电路，因此，如何划分电路，成为电路并行算法的设计基础和成功的关键，面向逻辑级描述的同步时序电路，以触发器为核的电路划分算法BWFSF将电路划分为大功能块。对Benchmark-89电路的实验结果表明，基于G-F二值算法和BWFSF算法的电路并行测试生成算法在有效减少存储空间消耗的同时，还能够获得稳定的加速比。     

同步时序电路的一种设计方法

提出了一种通过矩阵运算实现同步时序电路的设计的方法，有效地解决了时序电路设计中卡诺图不能处理多输入、多状态和多输出的问题。     

时序逻辑电路的设计

通过对同步八进制时序电路这一具体实例的设计 ,对时序逻辑电路设计的一般规律、原则、方法及步骤作了些探讨和研究 ,从而加深对有关知识的理解 ,提高分析解决时序电路问题的能力。     

关于串行程序并行化

并行程序设计主要有两种途径,即使用并行程序设计语言编写并行程序,或将串行程序并行化.串行程序并行化是一种比较有效的并行程序设计的途径.通过介绍并行技术的现状及相关分析的一些定义,给出了一个关于在串行程序中识别可并行执行语句的算法,论述了这一算法的意义.     

图的标号问题的计算机算法

时至今日,寻找一个图是否有优美标号和序贯标号的充要条件的问题仍是开的。 实际中,寻找一个稍大一点的图的优美标号和序贯标号是一件困难的事。本文对这两件工作给出了一种统一的算法,使得我们利用电子计算机可解决:一、验证一个图是否有优美标号和序贯标号。二、若有,则给出所有的优美标号和序贯标号。 本文用BASIC语言给出了本算法的一个程序。     

并发进程的一种跟踪与重演算法

并发程序的执行具有“不确定性”,即在同样的输入条件下并发程序的执行结果不一定相同。这使得传统的对于顺序程序的循环调试方法对于并发程序的调试不再有效。通过对并行程序的执行情况进行跟踪和重演,可以保证并发程序在相同的输入时候两次执行完全一样。本文分析了基于消息传递的并发程序执行模型,并给出了相应的跟踪和重演算法及其实现。     

一种移植串行系统到并行环境的MSP方法

提出一种把串行系统移植到并行处理环境的工程化方法ＭＳＰ（Ｍｉｇｒａｔｉｎｇ Ｓｅｑｕｅｎｔｉａｌ ｓｙｓｔｅｍ ｔｏ Ｐａｒａｌｌｅｌ ｅｎｖｉｒｏｎｍｅｎｔｓ）。它分为３个阶段；分析阶段获取串行系统的设计描述，综合阶段根据分析阶段获得的设计描述生成程序相关图，转移阶段根据分析阶段与综合阶段的结果得出原系统的并行设计描述。该方法弥补了传统转换方法片面集中于代码到代码的转换，对原程序总体设计理解不够     

数据挖掘中的序列模式

探讨了数据挖掘中序列模式的概念和作用，并对其实现过程所用程序流程的方式进行了说明，讨论了几种不同的实现算法。     

相继增压柴油机进排气系统建模与增压器切换点计算分析

建立了某船用中高速大功率相继增压柴油机的一维非定常流动的计算模型,编制了有限体积法ENO(基本无振荡)格式的程序.对较复杂的进排气管路采用模块化建模方法.利用该程序进行了相继增压柴油机工作过程的数值计算,计算结果与试验数据符合较好,对增压器的切换点进行了多方案计算分析.     

一维下料优化的一种新算法

针对一维下料优化问题,提出了一种基于启发式多级序列线性优化思想的新算法,即将下料优化问题转化为多级序列线性优化问题求解．每级求解时,在当前可行的下料方式中选择最优的一种进行下料。不断重复此操作。直到所有剩余的坯料数目均减小至零为止．原问题的最优解就是各个序列优化问题所求得的最优下料方式的总合．计算表明,与目前常用的整数线性规划或遗传算法相比较．该算法有结构简明、计算速度快、节材效果好的优点．     

PLC的SFC图在编写顺序控制梯形图中的应用

为了解决应用可编程控制器(PLC)的基本逻辑指令编写顺序控制梯形图时所存在的编程复杂、不易理解等问题,采用PLC的顺序功能图来编写顺序控制梯形图是一种非常有效的方法,该方法具有编程简单而且直观等特点.以送料小车的控制为例,采用顺序功能图的方法编写其控制梯形图,从编程结果可以看出,与应用PLC的基本逻辑指令方法相比具有简单、直观、逻辑性强等特点,提高编程的效率.     

时序逻辑网络计算机辅助分析的一种方法

本文给出时序逻辑网络分析的一个计算机算法,利用该算法所编程序占用内存少,操作速度快,适用于多变量网络的逻辑分折.     

一个生成Java程序同步序列集的新算法

为了提高在Java程序可达性测试中的同步序列生成效率,提出了一个新算法从无时序约束关系的同步事件派生竞争变形体集,避免或减少了不可行的竞争变形体的生成.定义了同步事件之间的线程家族时序约束关系,并详述了此约束关系的信息抽取算法和判定算法.