同步和异步时序逻辑电路统一分析的新方法

利用引入含时钟信号的触发器激励方程,提出了一种新的时序电路的分析方法,实现了同步、异步时序电路分析过程的统一;对于异步时序电路,所求得的触发器激励方程与同步时序电路的触发器激励方程是一样的,且该方法与传统的同步时序电路的分析方法是一致的。     

同步设计方法在CPLD中的应用研究

同步设计和异步设计是时序电路设计中的两种基本类型。通过在CPLD器件中同步设计方法和异步设计方法的应用对比,可知同步设计方法所得电路的工作频率较高且电路中不易产生竞争-冒险现象,因此在复杂可编程逻辑器件的设计中采用同步设计方法是保证电路高效、可靠工作的有效措施。     

论时序电路的统一设计和统一分析

建立了含有时钟信号的触发器翻转方程 ,讨论了时钟信号的普遍描述 ,并在此基础上提出了同步和异步时序电路的统一设计和统一分析     

脉冲异步电路的设计与仿真

该文针对大学计算机专业《数字逻辑设计》课程中脉冲异步时序逻辑电路的教学提出改进,将触发器的特性方程和时钟条件加以综合设计,采用仿真软件对设计方案进行验证,并示范在脉冲异步时序电路设计中的运用,有助于学生理解和掌握脉冲异步时序电路的设计和仿真方法。     

异步时序逻辑电路中的竞争现象

异步时序逻辑电路中的竞争现象会造成电路工作的不正常,必须设法消除。本文介绍异步时序电路中竞争产生的原因以及常用的消除方法,供电路设计者在设计异步时序电路时参考。     

四值异步时序电路的设计

采用时钟覆盖法设计异步时序电路，能够获得最佳的时钟方程，本文主要讨论选用以模代数为系统的四值JK触发器，采用时钟覆盖法设计四值异步时序电路。     

符号卡诺图法在异步时序电路设计中的应用

本文提出一种异步时序电路设计的符号卡诺图的新方法。符号卡诺图与一般卡诺图相比,不但能反映时序系统状态转换结果,同时还能反映状态转换过程。在异步时序电路设计中,它将时钟方程和状态方程的求解归在统一的符号卡诺图上进行。方法简便,严密。     

同步时序电路设计新方法

本文在研究具有冗余态的同步时序电路的自启动问题的基础上,提出同步时序电路的设计新方法。它不仅适合于具有冗余态的同步时序电路的设计,也运合于完全确定的同步时序电路的设计。新方法的特点在于,直现、简捷、更易于求得能自启劫的最简逻拜函数。     

同步时序电路的一种设计方法

提出了一种通过矩阵运算实现同步时序电路的设计的方法，有效地解决了时序电路设计中卡诺图不能处理多输入、多状态和多输出的问题。     

时序逻辑电路的设计

通过对同步八进制时序电路这一具体实例的设计 ,对时序逻辑电路设计的一般规律、原则、方法及步骤作了些探讨和研究 ,从而加深对有关知识的理解 ,提高分析解决时序电路问题的能力。     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

同步时序电路分析解题指导

同步时序电路是数字电路(系统)中应用极为广泛的电路,在数字电子工程中人们经常会碰到同步时序电路分析方面的问题,熟练掌握同步时序电路分析方法就成为每个读者掌握数字电路工作原理、学好数字电路课程的关键。 为了帮助读者全面掌握同步时序电路分     

电平型异步时序电路设计中建立状态流程表的简捷方法

在传统的电平型异步时序电路设计中,一般都采用时间图——原始流程表——简化流程表的步骤来建立流程表。本文提出了总态图——行划分图——简化流程表的方法,不需经过原始流程表即可得到简化后的流程表,从而简化了设计过程。     

竞争对数字电路稳定性影响分析

分析了数字电路竞争对单片机控制电路稳定性的影响，并对异步时序电路 竞争现象及消除方法进行了深入讨论。     

电平异步时序逻辑电路的险态

电平异步时序逻辑电路中的险态会造成电路的错误转换,必须设法消除。本文介绍电平异步时序电路中可能出现的组合险态和时序险态,分析其产生的原因以及识别和消除的方法。     

基于异步替换的异步流水线设计

本文提出了异步替换的概念,即将同步流水线的控制通路和数据通路分离,然后将控制部分用异步结构实现,替换同步控制结构,以完成异步流水线的设计。本文首先提出并证明了基于寄存器的异步流水线结构能够获得与同步流水线相似的性能。一个用于异步替换的设计流程被提出,并被用于一款16位DSP的设计。结果显示,与同步结构相比约20％的性能获得了提升,这证明了异步替换的可行性。利用异步替换,可以充分利用同步流水线的丰富资源方便地设计异步流水线。     

同步时序电路转换符设计法

本文通过应用转换符法，可以方便地设计中各种状态的同步时序电路。     

MFC与Simulink的集成及其在喷水推进船加速过程控制中的应用

利用Simulink与微软基础类库(MFC)集成仿真的方法设计了喷水推进系统的仿真程序,提出了同步和异步2种加速方法,并对其进行仿真计算与分析,同时,将异步加速法推广为按车令异步加速法.结果表明:在保证喷泵不在限制区工作的前提下,同步加速方法的加速时间较短,且机动性较好;而异步加速方法实施简单且实用性较强,所推广的按车令异步加速法的可操作性较强.     

异步时序逻辑电路设计的一种简明方法

提出了一种异步时序电路设计的新方法：时钟信号与次态卡诺图联立法．根据时钟信号填写次态卡诺图，当触发器满足时钟信号时其次态由状态转换图决定，否则其次态为约束项．据此可方便求出驱动方程并判断自启动．     

应用四值逻辑技术异步计数器的分析和设计

应用四值逻辑技术讨论异步计数器的分析和设计,给出异步计数器分析和设计的一种方法。这种方法也适用于同步计数器的分析和设计。从给出的实例可以看出,这种分析和设计方法是有效而易行的。