一种新的∑Δ内部DAC实现方案

提出了一种基于电流模技术的动态元件匹配方案 ,用以实现∑ ΔADC中内部多位数 -模转换器 ( DAC) .为减少由于 CMOS工艺中的非理想因素引起的电路失配 ,基本 DAC单元设计采用精密电流拷贝电路 ,采用动态元件匹配的设计思想 ,选择一阶动态平均权重 ( DWA)算法进行选通电路的设计 ,对各基本 DAC单元进行动态选通 ,将元件之间的失配误差转换为高频噪声分量 .这些高频分量在∑ ΔADC的数字重建滤波器中被滤除 .模拟显示 ,与不采用 DWA的实现方案相比 ,本方案可显著提高系统的信噪比     

过采样Σ-ΔADC的原理及单片机实现方法

论述了过采样Σ-ΔADC的基本原理及结构,分析了Σ-Δ调制器的频域传输特性和系统的信噪比,给出了实现不同的A/D转换精度必须满足的条件和用单片机实现Σ-ΔADC的具体方法和电路.实际使用表明,该方法测量结果可靠,具有实用价值.     

过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使∑ Δ调制器的性能得到优化 .给出了一个具体的内插式∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该∑ Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式∑ Δ调制器的参数设计     

过采样∑-△ADC的原理及单片机实现方法

论述了过采样∑-△ADC的基本原理及结构，分析了∑-△调制器的频域传输特性和系统的信噪比，给出了实现不同的A／D转换精度必须满足的条件和用单片机实现∑-△ADC的具体方法和电路。实际使用表明，该方法测量结果可靠，具有实用价值。     

百里香酚兰的液液界面离子转移过程

用循环伏安法研究了百里香酚兰在水 /硝基苯界面的离子转移行为。根据百里香酚兰在溶液中的离解平衡和电化学性质 ,讨论了界面离子转移机理 ,并计算了转移离子的标准转移电位 ΔWOφ0 和标准吉布斯转移能 ΔWOG0 。实验所测半波电位 ΔWOφ1 /2 - p H曲线与理论公式相符     

一种适用于音频调制的混合架构低功耗Σ-Δ调制器

随着电子信息技术的发展,移动便携电子设备不断进入人们生活的各个方面.应用在模数混合信号系统的性能也在不断提高.模数转换器作为模数混合信号系统中核心的组成部分,ADC的性能水平直接决定了使用它的系统的性能水平.由于集成电路元件间匹配精度的限制,在同一工艺条件下,SARADC很难实现高精度,而Σ-ΔADC采用了过采样和噪声整形技术,大大降低了对元器件匹配的要求,易实现高精度,但量化器单元电路功耗较高,针对这些特点,提出了一种将SARADC和Σ-ΔADC相结合的架构——2阶5位Σ-Δ混合架调制器.其在传统Σ-ΔADC的结构上去除Flash型量化器,用低功耗的SAR型ADC作为量化器,保持了Σ-ΔADC的高精度特点,基于开关电容、积分器和采用动态比较器的逐次逼近型ADC来实现.ADC中的积分器采用运算跨导放大器(OTA)实现,前馈调制器中的多位量化器和模拟加法器由SAR模数转换器实现,模拟无源加法器嵌入到由电容器阵列和动态比较器组成的SAR ADC中,其中动态比较器无静态功耗.该芯片基于SMIC 180 nm CMOS工艺设计和验证,芯片版图的有效面积为0.56 mm2.通过对该调制器芯片的后仿真分析,验证了其方案可行性.仿真测试芯片电源电压1.8 V,以3.2 MS/s采样频率对输入的0～25 k Hz正弦波进行采样,峰值SNR=126 dB,芯片总功耗3.6 m W.     

基于TD-LTE终端的连续时间ΣΔ ADC的设计

为了降低TD-LTE终端功耗,采用0.13-μm CMOS工艺实现了一款基于TD-LTE终端的连续时间ΣΔADC。采用该ADC的TD-LTE接收机省去了传统接收机中的低通滤波器,节省了功耗。该ADC采用了3阶、3位量化的结构,并用较简单的方法实现了多余环路延迟(ELD)的补偿。该ADC的硅片测试结果显示在TD-LTE的20 MHz带宽下实现了66 dB的动态范围,功耗为25.1 mA。     

过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使 ∑ Δ调制器的性能得到优化 .给出了一个具体的内插式 ∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该 ∑Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式 ∑ Δ调制器的参数设计 .     

一种用于CMOS图像传感器的10位高速列级ADC

提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位细量化,SA ADC中5位分段电容DAC的桥接电容采用单位电容并利用区间交叠方式实现了误差校正.采用GSMC 0.18,μm 1P4M标准CMOS工艺对电路进行设计,仿真结果表明:所提出的列级ADC在167,kHz/s采样率和3.3,V电源电压下,有效位数9.81,每列功耗0.132,mW,速度比传统SS ADC提高了22倍.     

提高ADC精度方法

为满足低成本实现高速、高精度模数转换器(ADC: Analog鄄to鄄Digital Converter)的要求, 提出了一种以低位数ADC 实现高位数ADC 的方法。该方法采用单片机比较器作为1 位ADC, 在被测信号上叠加一个扰动信号, 经过多次模数转换并累加, 达到多位高精度ADC 的效果。实验结果验证了该设计电路的合理性和正确性,实现了低成本ADC 在高精度测量中的应用。     

1种1.2V供电电压14位的2步增量放大型ADC

为了降低传统增量型Σ-ΔADC在同精度情况下的量化时钟周期数,提高转换速率,提出了1种采用粗细量化的2步式增量放大型ADC.该ADC采用SAR ADC先进行6位粗量化,再采用增量型Σ-ΔADC进行8位高精度位的细量化,通过数字码拼接完成最终量化结果.同时引入了1种增益自举C类反相器技术,有效地降低了供电电压和整体功耗.该ADC使用0.18μm标准CMOS工艺进行了电路实现,在1.2 V供电电压,1 MHz采样频率、10 k S/s的转换速率的情况下,达到了81.26 d B的信噪失真比(SNDR)和13.21位的有效位数(ENOB),最大积分非线性为0.8 LSB.并且该ADC的整体功耗为197μW,可用于低电压低功耗的仪器测量和传感器等领域.     

一种MASH结构Σ-ΔADC的指数自适应算法与实现

提出了一种用于级联结构(multi-stage noise shaping,MASH)Σ-ΔADC的自适应算法,并给出了电路实现方式.该算法采用Σ-ΔADC的输出估计输入信号幅度,在不改变噪声传输函数(noise transfer function,NTF)的前提下,通过改变调制器的缩放系数,得到自适应的信号传输函数(signal transfer function,STF),从而使输出信噪比(signal to noise ratio,SNR)在自适应范围内与输入信号幅度保持独立,并给出了具体的实现方法.另外,通过改变调制器最优系数适用范围的方法,将Σ-ΔADC的量化范围提高至满幅.     

基于Labview的ADC综合性能测试系统

近年来,在电路设计领域高性能的模数转换器(ADC)一直是的研究热点,相应的ADC测试评价技术也同样一直受到重点关注。本文阐述了ADC的参数及其测试的原理和方法,并基于Labview软件和数据采集卡构建了ADC的软硬件测试平台,实现了低成本、高可靠性的高速高精度ADC计算机辅助测试的测试,最后,使用该测试系统对TI公司的ADS805进行了测试,并给出了测试结果。     

一类多元函数极限的计算

给出了多元函数极限limΔx→0f(t1(x0 Δy1),t2(x0 Δy2),…,tx(x0 Δyx))的计算方法,并列举了一些相关的应用.     

一种适用于折叠插值型ADC的新型编码器

提出了一种新的适用于折叠插值型ADC的高速低功耗的编码器。该编码器使用异或-或算法完成码制转换,并且利用新的串并联多米诺电路来实现。另外,还提出了一种新的宽范围的误差校正和位同步方法应用于此编码器中。仿真结果表明,此种新型编码器的功耗延迟积比常用的ROM 编码器降低了约56%,而且更适用于较高位数的折叠插值型ADC中。     

基于C8051F021的锂电池能量均衡双路16位PWM的实现

利用C8051F021单片机8通道12位ADC转换器,对采样信号进行转换和比较,同时使用ADC0的窗口检测器实现实测值超范围保护,并将ADC0各个通道转换的结果成批次地送PCA0形成多路16位的PWM信号,给出了实现双路输出信号的情况。由于ADC0是12位的,在程序中对PCA0的值进行了修正,以实现频率可设定的PWM控制信号输出,PWM信号在聚合物锂离子电池单体能量均衡电路中得到应用。     

10位高速分级比较型单斜模数转换器

本文设计了一种用于CMOS图像传感器的高速列并行分级比较型单斜模数转换器。利用两个斜坡发生器,采取两次分区间比较和减法运算相结合的方式,将信号分级转换。结合流水线操作模式,转换速度比传统单斜模数转换器提高12倍。该ADC在0.18μm工艺下,实现了10位精度和263ks/s的高转换速度。ADC的DNL=+0.83/-0.82LSB,INL=+0.51/-1.5LSB,SNR=58.28dB,ENOB=9.3bit。     

一种基于伪随机动态补偿的12位250 MS/s流水线ADC

提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较器固有失调对量化精度的影响,同时子ADC输出的温度计码具有伪随机特性,可进一步消除MDAC电容失配误差对余量输出的影响.基于该子级电路设计了一种12位250 MS/s流水线ADC,电路采用0.18μm 1P5M1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4~+0.65 LSB,微分非线性误差(DNL)为-0.2~+0.15 LSB,功耗为320 mW.     

一种具有2-bit/cycle结构的400-MS/s 8-bit逐次逼近型模数转换器设计

设计了一种高速的逐次逼近型模数转换器(Successive Approximated Register Analog-Digital Converter,SAR ADC),与传统SAR ADC相比,该ADC除了采样电容阵列,额外使用了一个辅助数模转换器(Auxiliary Digital-Analog Converter,AUX-DAC)来实现2-bit/cycle.系统设计的SAR ADC使用了一个共享的内插预放大器,可以将输入信号和比较器隔离开,减小了比较器的回踢噪声.为了进一步提高转换速度,采用比较器交替工作模式,其输出结果直接送给电容阵列进行处理,与传统SAR ADC相比大大减小了逻辑延时.由于架构中使用了多路比较器,因此采用前台校准技术用来校正比较器的失调电压.后仿结果表明该ADC在400M采样速率和1.2V的电源电压下,可以实现48dB的SNDR,功耗为5.6mW,优值FoM为67fJ/conversion-step.     

用于微悬臂梁红外焦平面读出电路的片上ADC设计

设计了一种用于微悬臂梁红外焦平面读出电路的片上 ADC。该 ADC 采用流水线结构实现, 采用带溢出检测的多位第一级和后级功耗逐级缩减的方案优化系统功耗, 提高线性度。该设计采用 0.35 μm 的 CMOS 工艺流片验证。测试结果表明: 5V 电源电压、10M 采样率时电路总功耗为98 mW, 微分非线性和积分非线性分别为 -0.8/0. 836 LSB 和 - 0. 9 / 1. 6 LSB; 输入频率为 1 MHz 时, SFDR 和 SNDR 分别为82 和 67 dB。