一种高速ADC静态参数的内建自测试结构

针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数.该方法利用三角波信号作为测试激励,采用码密度直方图分析方法快速计算ADC的各静态参数.根据改进测试算法所构造的BIST结构实现了芯片内只有ADC电路的可测性设计,而不需要用到片内集成DSP.内嵌的信号发生器能自动生成高频连续三角波测试信号,适合高速ADC的测试.该BIST结构硬件开销小,易于片上集成,仿真试验表明了该结构的有效性.     

基于难测故障冲突分析的非扫描可测性设计

时序电路的测试生成非常复杂.时序电路的可测性设计对于指导电路设计及测试生成是十分重要的.基于对在测试生成过程中的难测故障进行冲突分析,提出了一种新的评价电路可测性的测度conflict+,并在此基础上提出了一种两阶段的非扫描可测性设计方法.这种新的测度可以体现出时序ATPG中的绝大部分特征.运用该方法对一些实验电路进行可测性设计后,结果表明比近期的两种非扫描可测性设计方法nscan和lcdft在故障覆盖率、测试效率等方面都取得了更好的效果.     

基于果蝇优化算法的支持向量机参数优化在船舶操纵预报中的应用

应用果蝇优化算法对船舶操纵运动预报的ε-支持向量机(ε-SVM)的参数进行优化,建立船舶操纵运动预报黑箱模型,并用所建立的模型对Z形试验进行预报.通过预报结果与仿真试验结果对比,验证了该优化算法的有效性.研究结果表明,所设计的参数寻优方法具有算法设置简单、调整参数少以及不易陷入局部极小值等优点.     

基于支持向量机算法的连铸漏钢预报模型研究

漏钢预报系统的性能往往取决于其算法模型的性能,支持向量机(SVM)算法在解决小样本、非线性及高维模式识别中具有许多特有优势,能够避免神经网络隐含层节点选择及局部极小值等问题,而不同的SVM算法参数往往会对其性能产生显著影响。为此,本文利用GS网格搜索法、PSO粒子群算法和GA遗传算法对SVM支持向量机的算法参数进行了优化,并将优化后的SVM支持向量机算法应用到连铸漏钢预报系统中;利用某钢厂CSP连铸生产线的历史生产数据对各优化后的SVM支持向量机算法进行了训练和测试。测试结果表明,用GA遗传算法优化后的SVM支持向量机算法测试效果较好,得到了98.33%的预报率和100%的报出率,从而验证了基于SVM支持向量机漏钢预报系统的可行性和有效性。     

基于粒子群算法的数字电路测试生成

在已有的数字电路测试生成算法基础上，通过对一种结构简单且容易实现的算法——粒子群算法的研究，提出了一种基于模拟的测试矢量生成的新方法，即应用粒子群算法来进行数字电路的测试生成．对一些组合电路进行了仿真，并将其与基于遗传算法的测试生成方法进行比较，实验结果表明该方法比基于遗传算法的测试生成更为有效．     

基于改进自适应遗传算法的舵机系统辨识方法

为了更准确地测量舵机的性能指标,利用系统识别技术来建立其数学模型具有很关键的作用。首先分析并建立电动伺服系统各部分结构模型,然后应用改进的自适应遗传算法(improved adaptive genetic algorithm, IAGA)进行系统辨识,同时将标准测试函数用于改进算法和不同智能优化算法的性能测试。最后将建立的模型作为辨识系统模型进行参数辨识,并将具有不同信噪比(signal noise ratio,SNR)的噪声信号添加到电动舵机的输出端以验证算法的稳定性。舵机实际实验结果表明,该方法参数优化精度高,抗噪声能力强且具有重要的工程使用价值。     

基于线性多步积分法建立高速互连系统的缩减模型

基于线性多步积分法 (LMIM)建立了高速互连系统的数值模型 ,该模型具有和集总参数电路相容的形式 ;在此基础上 ,结合 Arnoldi算法 ,建立了互连系统相应的缩减模型 ;利用该缩减数值模型可以消除传统缩减模型仅适用于 RLC电路的条件限制 .数值试验结果表明 ,该模型具有较高的计算效率和计算精度     

基于T-时延离散Petri网的小卫星测试序列生成方法

通过分析小卫星测试中被测对象组成,建立测试对象与T-时延离散Petri网(T-timed discrete Petri nets,TTDPN)映射关系,给出被测对象的TTDPN描述.提出TTDPN的矩阵表示方法,并证明关系矩阵与TTDPN模型间的若干性质.设计基于小卫星TTDPN模型的测试序列动态生成算法,解决了现有小卫星测试系统中测试序列执行效率低的问题.为验证算法的有效性和性能,在相同模型下将文中算法与传统测试序列生成算法进行仿真对比.结果表明,该算法能够根据用户需求,针对模型中可达状态,动态地生成测试序列,能够满足小卫星测试系统高可靠性要求.     

基于粗粒度并行遗传算法的阻尼器优化布置

提出了一种粗粒度并行遗传算法,并将其应用于被动控制结构中阻尼器布置位置的优化.该算法把一个种群划分为多个子种群,各个子种群可以独立完成经典遗传算法操作.对于给定基因编码的种群个体,通过Matlab-ABAQUS-Python的交互使用,利用Matlab编程生成INP模型文件,并先调用ABAQUS来进行模型分析,后调用Python来读取结果数据并传输给Matlab,求解结构模型的目标函数值.文中还以层间位移角为控制目标,对10层被动控制钢框架结构的阻尼器优化布置进行了实例分析.结果表明:粗粒度并行遗传算法与经典遗传算法相比,既提高了种群的多样性,又加快了种群的收敛速度;对比常规隔层方法,采用该算法可使结构减震率至少提高19. 3%,说明该算法能显著提高结构减震率.     

系统芯片测试调度模型及其调度算法

系统芯片的设计是基于IP核的设计,整个芯片的测试包括各个IP核和粘合逻辑的测试.根据测试基准模型ITC02建立了系统芯片测试调度模型,该模型假定系统芯片的每个模块有若干个可供选择的测试资源,已知使用每个测试资源所完成该测试的时间和功耗.在最大功耗约束下,提出了一种通用的测试调度算法,并针对构造的基准电路,给出了该调度算法的实现结果.     

时序电路SACO和PSO混合算法的测试矢量生成

提出了一种新的测试矢量生成算法，其使用SCOAP测度对蚁群算法进行参数调整，并在粒子群算法的框架下进行测试矢量生成，再使用调整后的蚁群算法进行测试矢量优化。该算法不仅克服了粒子群算法的容易陷入局部最优等缺点，而且利用电路本身的特性来确定蚁群算法的参数。以国际标准电路为例，实验验证本文的算法，结果表明本算法应用于时序电路的测试矢量生成时，相对于粒子群算法提高了其收敛性，提高了故障覆盖率；相对于蚁群算法压缩了测试矢量集，减少了测试诊断时间。     

基于分解等价的时序电路测试生成算法

针对集成电路的规模和复杂程度不断增加而相应的测试却越来越困难且费时的问题,提出了一种基于分解等价的时序电路测试生成算法。此算法通过引入分解等价以避免进入已搜索的测试码解空间,缩小了测试码搜索空间,大大提高了测试生成效率。在ISCAS’89国际标准电路上的实验结果表明了本算法的可行性。     

Register Allocation Algorithm for High-Level Circuit Synthesis for Improved Testability

Register allocation in high-level circuit synthesis is important not only for reducing area, delay, and power overheads, but also for improving the testability of the synthesized circuits. This paper presents an improved register allocation algorithm that improves the testability called weighted graph-based balanced register allocation for high-level circuit synthesis. The controllability and observability of the registers and the self-loop elimination are analyzed to form a weighted conflict graph, where the weight of the edge between two nodes denotes the tendency of the two variables to share the same register. Then the modified desaturation algorithm is used to dynamically modify the weights to obtain a final balanced register allocation which improves the testability of the synthesized circuits. Tests on some benchmarks show that the algorithm gives a higher fault coverage than other algorithms with less area overhead and even less time delay.     

基于遗传算法的逻辑电路测试生成的研究

本文提出了一种基于遗传算法的逻辑电路测试生成算法，利用遗传算法的全局寻优特点进行集成电路的测试生成，并与确定性算法进行了比较，所得到的实验结果表明，遗传算法可以在比较小的测试矢量集下得到比较高的故障覆盖率，是一个有效的测试生产算法．     

基于内建自测试的伪随机测试向量生成方法

内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性.本文研究了内建自测试中的测试向量的生成方法,详细介绍了由线性反馈移位寄存器构成的伪随机序列生成电路的原理,给出了由触发器和异或门构成的外接型、内接型以及混合型伪随机序列生成电路.     

基于扇出因子计算的动态可测性分析方法

可测性分析用于指导数字系统的计算机辅助测试与设计．传统的静态可测性分析法可信度差,我们分析了这种原因,发现数字系统的逻辑性在测试生成中随时间（动态）变化是导致静态可测性分析失真的根本原因．据此,提出了一种新的动态可测性分析法．该法以多扇出重汇聚分析为基础,引入新概念扇出因子,成功地刻划了可测性分析的动态性,因而可在线性时空消耗条件下,获得高精度的可测度,并实现冗故障的充分识别．     

同步时序电路故障可测性研究

对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素。提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法，运用该算法无须搜索便于识别出时序电路中相当一部分不可测故障。针对ISCAS89电路的实验结果也验证了其有效性。     

模拟电路可测拓扑条件和可测性分析及可测性设计

深刻地阐述了系统的可测性问题 ,提出了从可测性分析和可测性设计两方面进行研究的观点 .针对支路故障诊断法 ,讨论了可测拓扑条件、可测性分析和可测性设计问题 ,提出了几个新的必要且几乎充分可测拓扑条件 ,并依据这些条件给出了可测性分析和可测性设计的一些方法     

基于遗传算法的智能组卷研究

分析了智能组卷约束条件,建立了智能组卷系统的数学模型,并给出了改进的遗传算法求解智能组卷问题的新方法.实验结果表明所提出的新组卷算法相对于其他算法更能有效地解决自动组卷问题,组卷成功率高,组卷速度快,具有较好的性能和实用性.     

基于矩阵分解的电力物资需求预测

准确预测变电站及配网工程的物资需求,对于节约工程成本,提高资金利用率,具有重要意义.尽管研究者在电力物资需求预测方面已经开展了一系列的研究,提出了很多预测模型和算法,例如基于神经网络的算法,然而,这些算法普遍存在输入数据过于简单和理想、仅对少数几种物资的需求量进行了预测实验、预测的准确率偏低等不足.因此,目前生产系统普遍采用人工方式进行电力物资需求预测,由有经验的领域专家根据工程初步设计方案预测各类物资的需求量.为了解决现有电力物资需求预测方法存在的不足,本文提出基于矩阵分解的预测方法,以电网建设项目物资需求历史数据和项目计划的部分物资作为输入,通过矩阵分解算法对项目其他物资需求用量进行预测.矩阵分解算法不需要大量的历史用量数据,只用部分项目的物资数据就能进行预测,且算法不需要提前进行训练.