双斜率积分ADC中开关电容积分器的设计

为提高双斜率积分ADC中模拟输入信号转换成数字信号的准确性,设计了一种高性能开关电容积分器以替代传统的RC有源积分器。该开关电容积分器的运算放大器由折叠共源共栅输入级和Class AB输出级组成,开关部分选用CMOS开关,以抑制电荷注入和时钟馈通的影响。在中芯国际0.18μmCMOS工艺下,采用EDA仿真软件对相关模块进行仿真验证,得到运算放大器的直流增益为110.3 dB,单位增益带宽为5.64 MHz,相位裕度达到79°,输出摆幅为0.013 3～3 299 mV,转换速率为7.56 MV/s。结果表明,开关电容积分器完全满足双斜率积分ADC的实际应用。     

一种基于三管开关结构的改进型电荷泵设计

提出了一种改进型电荷泵,通过三管开关结构减小了时钟馈通效应,同时将电流舵结构与全差分电荷泵结构相结合,在提升开关速度的同时,抑制了电流失配、电荷共享和电荷注入等非理想效应。仿真实验结果表明,在电荷泵的充放电电流为10μA时,时钟馈通所引起的尖峰电流最大值仅为11.26μA,所产生的压控振荡器控制电压纹波降至50%。将其应用于锁相环系统,锁相环输出时钟抖动从118ps降低到36ps。     

Delta Sigma调制器非理想因素建模

提出并构建了开关电容积分器Delta Sigma调制器非理想因素行为级模型,该模型基于Matlab中的Simulink工具,包含开关非线性、时钟抖动、量化器非线件和积分器非线性等调制器非理想囚素,能为电路模块的设计提供精确的设计指标.重点研究并实现一种运放非线性直流增益模型,仿真结果表明它能更有效反映奇次谐波失真.同时综合考虑调制器其他非理想因素,例如采样噪声、开关非线性电阻以及运放参数(色化噪声.增益带宽,摆率,饱和电压),仿真得到其对调制器性能的影响.     

CMOS数字集成温度传感器的开发

为了准确监测65 nm工艺的高速CPU芯片的工作温度,以保证CPU工作时风扇的运转以及过热报警,本文介绍了0.6 μm的CMOS工艺设计实现的一种集成12C总线通讯的具有远程测温功能的智能温度传感芯片.详细介绍了串联晶体管结构和△-ΣA/D转换技术、非重叠的控制时钟和CMOS开关的消除电荷注入误差的设计,使温度精度达到0.2℃;输出数字信号与12C总线通讯的接口设计简化了后续信号处理和接口电路设计.测试结果表明,检测的温度范围从-15℃到95℃,本地温度误差在1℃以内,远程温度误差在0.75℃以内.     

超大时间常数开关电容积分器设计

结合T型开关电容积分器和Nagaraj开关电容积分器,设计出了新的超大时间数(VLTC)开关电容积分器的电路结构,可以将等效电容比率分解成三项比例乘积的形式,从而提高开关电容电路的面积效率.结构对运放性要求不高,易于超大时间常数积分器的全集成.     

适于MEMS加速度计读出电路带宽可调的低通滤波器

提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100～8000 kHz。信号频率低于500 Hz时选用开关电容低通滤波器,高于500 Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2 μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素：优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。     

适于MEMS加速度计读出电路带宽可调的低通滤波器

提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100Hz～8kHz。信号频率低于500Hz时选用开关电容低通滤波器,高于500Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素:优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。     

通信系统中差分型电荷泵锁相环

高性能的锁相环芯片,是当今通信领域研究的一个重点.通过改进普通型电荷泵锁相环电路模块,设计出一种带有共源共栅电流源的差分型电荷泵锁相环,使之有效地控制时钟馈通、电流不匹配、电荷注入和电荷共享等非理想效应,保证电荷泵的充放电速度更快、抖动更低.仿真结果表明,该设计实现了快锁低抖特性.     

一种适用于音频调制的混合架构低功耗Σ-Δ调制器

随着电子信息技术的发展,移动便携电子设备不断进入人们生活的各个方面.应用在模数混合信号系统的性能也在不断提高.模数转换器作为模数混合信号系统中核心的组成部分,ADC的性能水平直接决定了使用它的系统的性能水平.由于集成电路元件间匹配精度的限制,在同一工艺条件下,SARADC很难实现高精度,而Σ-ΔADC采用了过采样和噪声整形技术,大大降低了对元器件匹配的要求,易实现高精度,但量化器单元电路功耗较高,针对这些特点,提出了一种将SARADC和Σ-ΔADC相结合的架构——2阶5位Σ-Δ混合架调制器.其在传统Σ-ΔADC的结构上去除Flash型量化器,用低功耗的SAR型ADC作为量化器,保持了Σ-ΔADC的高精度特点,基于开关电容、积分器和采用动态比较器的逐次逼近型ADC来实现.ADC中的积分器采用运算跨导放大器(OTA)实现,前馈调制器中的多位量化器和模拟加法器由SAR模数转换器实现,模拟无源加法器嵌入到由电容器阵列和动态比较器组成的SAR ADC中,其中动态比较器无静态功耗.该芯片基于SMIC 180 nm CMOS工艺设计和验证,芯片版图的有效面积为0.56 mm2.通过对该调制器芯片的后仿真分析,验证了其方案可行性.仿真测试芯片电源电压1.8 V,以3.2 MS/s采样频率对输入的0～25 k Hz正弦波进行采样,峰值SNR=126 dB,芯片总功耗3.6 m W.     

一种具有欠采样功能的采样保持电路

设计并实现了低功耗的欠采样保持(under-sampling and hold)电路,该电路可应用在模数转换器的前端.该电路选取全差分的电荷传递式开关电容结构,具有欠采样功能的高速自举开关及连续时间共模负反馈结构的两级运算放大器.该电路基于SMIC CMOS 0.18μm 1P6M工艺绘制,测试结果表明,在电源电压为3.3 V,采样频率fs为2 MHz,信号频率fa为2.01 MHz时,总功耗约为1 mW,等效信号频率fa'为10 kHz的信噪失真比RSND为47 dB.该电路可以广泛应用于频移键控调制系统中.