基于SET/MOS混合结构的奇偶校验码产生电路的设计

基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路.利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能.该SET/MOS混合电路的实现只需要1个PMOS管、1个N...     

基于SET/MOS混合结构的表决器电路的设计

基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路.利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能.与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗...     

单电子晶体管/场效应管混合存储单元数值分析

基于背景电荷不敏感单电子晶体管／场效应晶体管混合存储单元利用单电子晶体管源漏电流随栅电压周期振荡的牲工作,以半经典的单电子正统理论为基础,采用计算机数值模拟的方法,分析了背景电荷不敏感单电子晶体管／常规场效应晶体管混合存储单元的工作原理和基本特性,提出了存储单元中分别以三结电容耦合单电子晶体管和电子旋转栅替代双结单电子晶体管的新结构,其主要思想是通过增加单电子器件中的串联随道结数来抑制各种噪声。模     

一种单电子晶体管的模拟新方法

基于主方程法,把单电子晶体管的稳定状态数简化为3个状态,得到了一个简捷模拟新方法,通过仿真与分析,这种新模拟方法模拟单电子晶体管I-V特性,具有合理的精确度,可用来分析SET—CMOS混合电路,这对数字逻辑电路的构造分析具有十分重要的意义。     

基于MOS管PDE模型的RF电路瞬态包络仿真算法分析

提出了以谐波平衡技术为平台,基于RF电路中MOS晶体管PDE模型的混合域瞬态包络仿真算法,解决了将MOS晶体管的PDE模型与表征电路系统的ODE耦合在一起进行数值求解的问题,并以一个功放电路为例说明了这种仿真技术的有效性。     

单电子晶体管低频散粒噪声的数值解

在文「１」的基础上，讨论了单电子晶体管在两态情况下，的散粒噪声的行为和噪声谱与各个 电路因子的关系，从而给出了优化单电子晶体管操作环境的一些重要结论：信噪比可以通过调节电路参数而得到抑制，通过调节门电压可以起到降低温度扰动的作用。     

光逻辑门

用半导体激光器和雪崩光晶体管组合光双稳器件的不同电路形式实现了与、或、非以及与非、或非等逻辑门。特别是利用光可并行输入、输出特性实现了异或逻辑门(光学半加器)。这种光逻辑电路有结构简单、高光增益、响应速度快和便于单片集成等特点,因此,在光计算技     

一种单电子晶体管的Spice模型

基于单电子晶体管数学分析模型，提出了它的Spice模型。该模型由一个电压控制电流源、一个电压控制电压源和一个电压源构成。与半分析模型相比较，该模型准确地表现了单电子晶体管的I-V特性。利用该模型，分析了单电子反相器和改进了二叉判别图基本单元。     

单电子晶体管/场效应管混合存储单元数值分析

基于背景电荷不敏感单电子晶体管/场效应晶体管混合存储单元利用单电子晶体管源漏电流随栅电压周期振荡的特性工作,以半经典的单电子正统理论为基础,采用计算机数值模拟的方法,分析了背景电荷不敏感单电子晶体管/常规场效应晶体管混合存储单元的工作原理和基本特性.提出了存储单元中分别以三结电容耦合单电子晶体管和单电子旋转栅替代双结单电子晶体管的新结构,其主要思想是通过增加单电子器件中的串联隧道结数来抑制各种噪声.模拟结果表明,新结构的系统性能,特别是抗噪声性能有一定提高     

基于负微分电阻特性的SET/CMOS反相器

基于单电子晶体管(SET)和PMOS管串联产生的负微分电阻(NDR)特性,提出了一种新型的SET/CMOS反相器.该反相器利用NDR特性与NMOS负载管的电流-电压特性构成两个单稳态点,实现反相功能.应用HSPICE仿真器,采用精准的单电子晶体管的子电路模型及22nm CMOS预测技术模型对该反相器进行仿真,结果表明:该反相器的功能正确,具有比传统CMOS反相器更低的功耗;与其它单电子反相器相比,该反相器可在室温下实现输出电压全摆幅,且具有较低的传输延迟.     

CMOS集成电路中MOS管匹配特性分析

目的研究CMOS集成电路中MOS管匹配特性。方法通过分析MOS管在饱和区和线性区的工作方程,分别推导了引起MOS管电压、电流失配的因素,并分析对MOS管匹配特性的影响。结果系统地提出一些进行MOS管匹配设计的方法及应该采取的版图设计规则。结论可作为CMOS集成电路设计提供必要的理论依据。     

MOS晶体管模型参数提取的实验方法探讨

基于CMOS（互补金属氧化物半导体）的集成电路设计在当今集成电路设计中占有很大的比重,MOS晶体管作为CMOS集成电路中最基本的元件之一,其参数的提取在计算机辅助分析中是不可缺少的关键环节之一。文章详细讨论了MOS晶体管众多参数提取的理论基础和实验方法,通过该实验方法的学习和应用,可以使学生对MOS晶体管有更深的认识,同时也对CMOS集成电路设计打下扎实的基础。     

16位超前进位加法器的设计

电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯的超前进位加法器带负载能力不足等问题,从而在实际电路中使加法器的运算速度达到最优。根据这种理论,可以推导得到最优的任意位加法器。     

基于半动态电路的32位高性能加法器设计

描述了一种采用半动态电路的32位高性能加法器的设计.设计中改进了现有稀疏树结构中的输出进位逻辑,在此基础上,设计了一种容偏斜多米诺和静态电路相结合的半动态电路,以及相应的多个控制时钟的时序策略.根据几种不同的加法器负载驱动情况,分别设计出不同的电路尺寸.采用SMIC 1.8V0.18μm CMOS工艺,在不同条件下的仿真结果表明,加法器电路取得了良好的性能.     

一种新型PNP晶体管的数值分析

从基本半导体方程出发，用数值模拟方法得到了一种新型晶体管内部的电场分布，载流子浓度分布和输出特性．晶体管的有效基区宽度约为50nm．证明了这种晶体管有效基区中的电场是载流子输运的主要机制，它的输出特性与MOS场效应管的输出特性相似．这种晶体管有望用作数字电路中的高速器件．     

新型全集成连续时间低通滤波器

本文首先介绍用MOS场效应管、电容和运算放大器构成的新型GIC、模拟电感、FDNR、FDNC等有源元件电路,这些电路以著名的Riordan电路为基础,采用4个匹配的MOSFET结构达到传输特性的线性化。其次,对梯形RLC低通原型进行RLC-CRD变换,并运用嵌入法构成新型的全集成连续时间低通滤波器。     

高性能低功耗逻辑电路—MOS电流模逻辑

本文介绍了一种高速低功耗逻辑电路:MOS电流模逻辑电路(MCML),该电路以其独特的差分结构及恒流源偏置方式,在高频电路及数模混合电路中表现出了低电压低功耗及高抗噪的特性,可作为高频应用中新一代高性能低功耗集成电路芯片。