关于基于存储器故障的测试算法探讨

随着系统级芯片中存储器的比例越来越大,存储器的品质直接影响着系统级芯片的整体性能,所以存储器部分的测试就更为重要。在分析了常用的几种存储器测试算法在故障覆盖率或时间复杂度方面的局限性之后,对能够在不需增加测试时间的同时而明显提升故障覆盖率的新March测试算法进行探讨并予以验证。     

一款通用CPU的存储器内建自测试设计

存储器内建自测试（memory built-in self-test,MBIST)是一种有效的测试嵌入式存储器的方法，在一款通用CPU芯片的可测性设计（design-for-testability,DFT)中，MBIST作为cache和TLB在存储器测试解决方案被采用，以简化对布局分散，大小不同的双端口SRAM的测试。5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作，测试结果由扫描链输出，使得测试时间和芯片引脚开销都降到最小，所采用的march13n算法胡保了对固定型故障，跳变故障，地址译码故障和读写电路的开路故障均达到100%的故障覆盖率。     

基于抽象语法树的代码静态自动测试方法研究

软件测试是排除软件故障，提高软件质量和可靠性的重要手段。从是否需要执行被测程序角度考虑，软件测试分为静态测试和动态测试。动态测试通过输入测试数据，动态执行程序来发现软件中存在的错误。尽管动态测试能发现部分软件错误，但对于一些特殊类型错误的检测无效。鉴于此，本文采取了一种特殊的静态分析技术来实现对代码的测试。本文首先讨论了传统软件测试方法的缺点和局限性，给出了软件的故障模型，进而提出了基于抽象语法树的静态分析技术，并给出了故障自动检测算法。依据该算法开发了自动化测试工具，给出了实验结果和对比分析，并指出了下一步的研究方向。     

SRAM的一种可测性设计

用ETCO算法对SRAM进行了内建自测试设计．首先说明了设计的原理，进而对电路中所用的各个单元电路进行了设计，主要包括地址计数器、数据计数器和BIST控制器等．设计出的电路可针对具体的故障模型设置相应的测试长度，从而获得预期的故障覆盖率．测试时不需存储正确响应，并可通过一个响应标志位表示检测的结果．可测性部分对电路硬件的开销较小，所设计的电路在工作站上已成功通过仿真，此电路可广泛应用于嵌入式SRAM，以降低电路的测试难度．     

SRAM型FPGA互连资源单故障的一种检测方法

采用三次编程的方法对SRAM到FPGA中连线资源模型的单故障进行检测与定位,在给定的故障模型下,三次编程并施加文中所给测试向量集T后,可使单故障的故障覆盖率达100％,对线段（Segment)的stuckat故障,开路故障,桥接故障可定位到线段。     

基于抽象语法树的代码静态自动测试方法研究

软件测试是排除软件故障，提高软件质量和可靠性的重要手段。从是否需要执行被测程序角度考虑，软件测试分为静态测试和动态测试。动态测试通过输入测试数据，动态执行程序来发现软件中存在的错误。尽管动态测试能发现部分软件错误，但对于一些特殊类型错误的检测无效。鉴于此，本文采取了一种特殊的静态分析技术来实现对代码的测试。本文首先讨论了传统软件测试方法的缺点和局限性，给出了软件的故障模型，进而提出了基于抽象语法树的静态分析技术，并给出了故障自动检测算法。依据该算法开发了自动化测试工具，给出了实验结果和对比分析，并指出了下一步的研究方向。     

一种使用浮动电源线嵌入式超低功耗SRAM的设计

为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路.仿真测试表明,使用浮动结构的SRAM的静态功耗较正常结构SRAM的静态功耗大大减小.     

浅谈如何利用数据流功能诊断电控发动机故障

使用故障诊断仪对发动机单元进行诊断时,并根据发动机电控单元的故障代码进行维修,这样的方法在大部分的情况下是可行的,但是单靠这样很容易造成判断失误,所以最可行的办法是用诊断仪对数据流进行检测,根据静态和动态数据流来分析发动机的故障。本文首先介绍了数据流检测的要求,然后主要谈了怎样利用静态和动态数据流分析电控发动机故障。     

基于CNFET的三值内容寻址存储器单元设计

通过对三值静态随机存储器(Static Random Access Memory,SRAM)单元和数据比较电路结构以及碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的研究,提出了基于CNFET的三值内容寻址存储器单元设计方案。首先利用CNFET阈值可调特性和开关信号理论设计三值缓冲器,采用反馈控制连接技术实现三值SRAM存储;然后结合三值SRAM单元和三值逻辑原理设计三值内容寻址存储器单元;最后实验验证,所设计的三值内容寻址存储器单元具有正确的逻辑功能,且与三态内容寻址存储器单元相比功耗延时积(Power-Delay Product,PDP)降低约83%。     

运用赋值相异生成高效率测试图形

针对传统算法中赋值相异导致测试生成失败的问题，提出新的解决思路，利用赋值相异信息确认故障效应传播路径，以确保每次测试生成成功．与传统方法不同的是，新方法通过对故障传播函数的分析，总结出支配故障传播的规律，即故障传播不仅仅受线确认条件约束，还受敏化路径的拓扑结构的约束，线确认和蕴涵所导致的赋值相异有助于建立敏化正确的故障传播路径．进而提出自湮没和它湮没的概念和分析方法，并发展为运用赋值相异信息来确认故障效应传播路径的方法．新方法可生成精简的、故障覆盖率高的测试图形，并尽可能多地检测多重故障．基于ISCAS85 Benchmark的实验结果表明，新方法的测试数据长度和故障覆盖率均优于Synopsys Tetramax等现有方法．