基于正弦分段线性近似算法的DDS频谱分析

直接数字频率合成技术在数字通信系统中被广泛采用..但是DDS本身的结构决定了其输出信号中存在无法消除的杂波,采用严格的数学方法分析了基于分段线性近似DDS中的频谱。得到DDS输出信号的时域和频域数学表达式,为精确计算DDS的杂散抑制度提供了方便。并作出八分段近似DDS的误差分析和频谱图。     

直接数字频率合成技术在信号发生器中的应用研究

利用直接数字频率合成技术设计信号发生器,输出的信号频率分辨率高、相位信息连续、频率转换的时间短、可靠性高等优点。系统以单片机和DDS芯片为核心,采用高性能的单片机实现整个电路的控制。本文介绍了DDS的典型结构,根据需求选择性价比较高的DDS芯片AD9852。最后给出DDS信号源设计的结构图。本系统通过软件编程和较少的辅助电路实现信号发生器的功能。     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

基于DDS和PLL技术实现的L波段高码速率(16Mb/s)MSK调制源

本文介绍了一种实现MSK调制信号的方法。该方法结合了DDS和PLL技术的特点,采用二次混频方案,实现了码速率达16Mb/s的L波段(1030MHz和1090MHz)MSK调制信号源。文中对调制后的信号质量进行了测试,并通过测试结果对DDS系统时钟与FPGA系统时钟同步的重要性进行了说明。测试结果表明该信号源的EVM RMS值最大为6.7%(在1030MHz时测得),最小仅为2.3%(在1090MHz时测得),并且当DDS系统时钟与FPGA系统时钟同步时,其调制信号的信号质量要大大优于两者不同步时的信号质量。     

基于BCD码的模10i相位累加器DDS设计

为了简化DDS系统频率控制字的计算处理,提出基于BCD码模10i相位累加器的DDS设计方案.详细介绍了BCD码相位累加器的设计以及应用于DDS系统的相关问题.由于BCD码逐位计算需使用同步多时钟系统,其工作速度较慢,所以它适合应用于频率范围在数MHz以下的DDS信号发生器的单片式设计.     

基于DDS和PLL技术实现的L波段高码速率(16Mb/s)最小频移键控调制源

介绍了一种实现MSK调制信号的方法。该方法结合了DDS和PLL技术的特点,采用二次混频方案,实现了码速率达16Mb/s的L波段(1 030MHz和1 090MHz)MSK调制信号源。对调制后的信号质量进行了测试,并通过测试结果对DDS系统时钟与FPGA系统时钟同步的重要性进行了说明。测试结果表明该信号源的EVM RMS值最大为6.7%(在1 030MHz时测得),最小仅为2.3%(在1 090MHz时测得),并且当DDS系统时钟与FPGA系统时钟同步时,其调制信号的信号质量要大大优于两者不同步时的信号质量。     

正弦信号源直接数字合成的实现

研究利用直接数字合成(DDS)技术产生正弦信号源的方法,对DDS中由相位截断、幅度量化、数模转换和参考时钟引入的杂散信号进行了分析,并用Matlab对相位截断误差和幅度量化误差进行了仿真,仿真结果与理论计算值吻合.同时,在现场可编程门阵列(FPGA)上用DDS技术实现了一个正弦波信号源,给出了它的用频谱仪实测的频谱.结果表明,用DDS产生正弦信号可以得到良好的频谱特性,能够满足系统要求.     

直接数字频率合成器频谱分析

通过严格的数学推导，得到DDS输出信号的时域表达式和频谱表达式。不论DDS系统是否有相位截断，这些表达式均成产，为精确计算DDS的杂散抑制度提供了方便。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

基于DDS技术的L波段收发系统设计

提出了以直接多通道数字频率合成(DDS)技术为基础设计的收发系统,应用到连续波体制穿墙动目标探测雷达的设计方案。讨论了DDS技术和连续波体制雷达原理和特点。在该系统中,采用了多通道同时输出、切换速率快和低相位噪声的DDS频率合成源,为工程实现雷达发射输出复杂调制波形,以及多通道信号的相位一致性提供了很好的解决途径。     

可重构DDS信号发生器

DDS专用芯片AD7008为核心的正弦波发生电路和Philips P89C52单片机构成控制电路,可以完成AM,FM,ASK,FSK和PSK等调制电路.使用单片机对DDS的控制使信号产生具有数字可控制性,解决了调制信号的载波频率、调制度和控制方式不能程控的难题,使数字控制产生的正弦信号和调制信号具有极高的稳定性和可靠性.本设计用了易于购买和使用集成芯片,使设计的软硬件简单,极大地提高了性价比.     

基于DDS的任意波形发生器实现

介绍了直接数字合成硬件系统的基本结构及其工作原理和任意波形发生器的硬件结构,阐述了生成任意波形的微机软件的设计方法。     

一种基于DDS芯片AD9850的信号发生器

介绍一种采用微处理器AT89C52控制直接数字频率合成(DDS)芯片AD9850的信号发生器系统。该系统可输出正弦波、方波,且频带较宽、频率稳定度高,波形良好。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

简易数字信号发生器的设计与实现

本文介绍了一种基于DDS数字信号发生器的设计与实现的方法,给出了以AD9850芯片为核心的硬件原理图。通过单片机对DDS频率控制字的写入,编程实现输出特定频率的波形,该系统输出波形频率连续可调、稳定度、精度高,适用于当代的尖端的通信系统和精密的高精度仪器。     

一种基于SPCE061A单片机的信号发生器

本系统由单片机控制模块、键盘、LCD数码显示屏、DAC输出电路、MAX038和末级放大电路构成。用单片机和MAX038产生频率可调电压可调、稳幅正弦波、方波、三角波。整个系统结构紧凑,电路简单,功能较大,可扩展性强。     

一种基于FPGA的DDS算法的简化实现

在分析了传统的DDS算法的基础上,提出了一种改进方案,使得系统的复杂度降低,更趋于模块化,产生的波形频率更准确.输出采用一个周期8个采样点的定点输出,系统时钟频率为80MHz,信号的谐波小于70dB.输出信号的范围为DC到10MHz,信号频率的步长为0.1Hz,相应的转换速度为12.5ns.     

可设置任意增量循环累加器的设计及应用

本文通过对可设置任意增量循环累加器电路的设计,介绍了其在方波DDS中的典型应用,并与标准DDS进行比较给出了它的特点。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

基于DDS技术随钻测井仪发射电路研究

设计了一种随钻电磁波电阻率测井仪的发射电路。在电磁波测井仪中,频率源是关键的部件,其性能的好坏直接影响着系统的整体性能。锁相式频率合成器以较高的频率精度、分辨率及频谱纯度得到广泛应用,但是当需要窄频率步进时,环路带宽需要降低,致使锁定时间变长,不能满足要求。而DDS（直接数字频率合成）的出现恰好可以弥补这一缺陷,利用高精度、低功耗的DDS芯片AD9850组成频率为2MHz和400kHz数字电路作为随钻测井仪发射源,使对相位和幅度的控制和调试更方便快捷,并设计出具体的电路,通过实验验证了此方案的可行性。