采用射频预失真的新型大功率Doherty功放设计与实现

针对大功率射频功率放大器在设计研制上都存在较大困难,特别是大功率难匹配,实现大功率后线性度差、效率低等问题,设计一种适用于无线通信基站系统的二路大功率Doherty功率放大器。采用新型射频预失真芯片构建高集成度的线性化电路,改善该功率放大器的线性。仿真结果表明,在饱和功率回退6 dB时,该功率放大器平均输出功率可达到100 W,效率可达到44.158%,从而实现高效率和大功率的输出;加入预失真电路后,功放线性改善了20 dB。实测结果验证了仿真的一致性。     

射频2W线性功率放大器的设计

几乎所有的无线通信系统均对功率放大器的线性度提出了很高的要求.目前线性功率放大器的设计主要采用前馈、预失真和功率回退等线性化技术.所设计的射频2W线性功率放大器是基于负载线匹配原理,采用功率回退法技术.通过使用ADS软件仿真和最终实测,可知输出信号的指标达到了预期的要求,此功率放大器的线性度非常好,几乎没什么失真,频率也没出现偏移,能满足一般的工程要求.     

应用于无线通信基站的Doherty功率放大器

采用Doherty技术设计并实现了一款应用于无线通信基站的S波段高效率功率放大器,通过非对称功率输入的方式使得整个功放在更宽的功率范围内获得高效率。设计中采用了安捷伦公司的先进设计系统软件(advanced design system,ADS),选取恩智浦公司型号为MRF7S21080H与MRF8S21100H的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,两款晶体管的工作频率均为2.14~2.17 GHz。经过电路仿真与实物调试,最终设计并实现了功率回退达到7 dB的功率放大器,其增益为13.5 dB,并且在7 dB功率回退点上效率达到35%,峰值功率效率达到42%。相比其他功率放大器,该放大器具有较大的功率回退范围与更高的效率。结果证明,通过不对称输入方式所设计的Doherty功率放大器可以获得更宽的功率回退范围。     

基于ADS平台反向Doherty结构的功率放大器的设计与仿真

基于Advanced design system(ADS)平台,通过优化偏置电压和输入功率比例改善三阶互调失真(IMD3),仿真设计一款工作于2.14 GHz频段WCDMA基站不对称功率驱动的反向Doherty功率放大器(IDPA).IDPA结构中接在峰值放大器补偿线后的微带线能减少功率泄露,改善输出效率.仿真结果表明,当载波放大器的栅极偏置电压为2.74 V,峰值放大器的栅极偏置电压为0.9 V并且输入功率比例为1∶2.07,输出功率为44 dBm时其功率附加效率(PAE)为25.26%,比AB类平衡功率放大器提高了9.63%,比传统的Doherty功率放大器(DPA)提高了1.12%;IMD3为-40.82dBc,和AB类平衡功率放大器相比改善了3.34 dBc.因此,这种简单结构的不对称功率驱动的IDPA实现了高效率和高线性度的良好折中,能够很好地适用于现代无线通信系统中.     

应用于LTE基站的L波段Doherty放大器

射频功率放大器是现代无线通信系统中的重要组成部件之一,传统的功率放大器设计非常依赖射频工程师的工程经验,一般通过实物电路的反复调试达到设计指标.采用Doherty技术设计并实现了一种应用于长期演进(long term evolution,LTE)移动通信技术基站的L波段高效率功率放大器.设计中采用了安捷伦公司的先进设计系统软件,选取恩智浦公司型号为AFT20P140-4WN的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,该晶体管工作频段为1 880 MHz~2 025 MHz.通过电路仿真与实物调试相结合的方式完成了整个设计.测试结果表明,所设计Doherty功率放大器的最大输出功率为45.3 dBm,最高效率为37%,在4.2 dB功率回退的情况下,效率仍保持在30%左右.与传统的功率放大器设计相比,此设计方式缩短了设计周期,提高了设计成功率并降低了设计成本.     

应用于WLAN的GaAs HBT功率放大器设计

提出了一款基于GaAs HBT工艺的高功率功率放大器（Power Amplifier,PA）.设计采用三级放大器级联的结构以提高功率放大器的功率增益,在功率晶体管的基极处串联RC有耗稳定网络来提高稳定性及改善增益平坦度,采用电流镜有源偏置的方式提升大信号输出时的功率、效率及线性度表现,同时在输出级放大器处添加功率检测电路以得到随输出功率变化的直流电压信号.EM仿真结果表明：PA的输出频率范围为5.1~6.5 GHz,增益为33~33.7 dB,S11、S22<-9.8 dB,饱和输出功率为32.8~34.9 dBm,峰值效率为38.7 %~42 %,在满足无线局域网标准802.11ax、调制策略为MCS7的情况下,EVM达到-30 dB时输出功率为20~21 dBm,芯片面积为1.69 mm×0.73 mm.测试结果表明：S参数测试结果与仿真结果表现出较好的一致性,PA在满足前述无线局域网标准时输出功率为13.6~19.8 dBm.     

基于折叠式比例串联变压器的功率放大器芯片设计

为了在保证芯片面积的同时提高变压器在不同模式下的能量传递效率,文中设计了一款用于无线通信射频系统的新型射频功率放大器芯片,提出了基于折叠式比例串联变压器的功率合成结构,该结构引入了交叉耦合系数以增强变压器初次级的耦合,改善能量传递效率.采用0. 18μm RF CMOS工艺实现了该芯片,其工作频率为2. 4 GHz.测试结果表明:在2. 5 V的供电下,高输出功率模式时,饱和输出功率和最大线性输出功率分别为28. 3和27. 2 d Bm,功率附加效率分别为33. 5%和31. 6%;低输出功率模式时,最大线性输出功率为19. 8 d Bm,功率附加效率为24. 1%.芯片性能良好,可以满足高效、高密度及多制式无线通信射频链路的应用要求.     

基于谐波抑制与补偿线技术的非对称Doherty功放设计

为了提高WiMAX信号下doherty功率放大器（doherty power amplifier,DPA）回退点的效率,提出一种基于谐波抑制和补偿线技术的非对称doherty功放（asymmetric doherty power amplifiers,ADPA）结构。该结构在传统ADPA结构的基础上,首先对主功放（carrier）和辅功放（peak）输出匹配电路加入2次、3次谐波电路进行匹配设计,减少晶体管漏极电压电流的重合;然后通过添加补偿线（offset line）的方式,改变carrier和peak的功率分配比,使得整体电路获得更高的效率和输出功率。基于上述谐波抑制和补偿线理论,设计了一款工作在3.4 GHz~3.6 GHz,增益约为13 dB的ADPA。实测结果表明,当饱和输出功率达到48.75 dBm,功率回退9.5 dB时,功率附加效率（power added efficiency,PAE）达到41.8%,5 MHz偏移量的相邻信道功率比（adjacent channel power ratio,ACPR）优于-35 dBc,10 MHz偏移量的ACPR优于-48 dBc。满足WiMAX基站对功放线性度和效率的要求。     

功率放大器的宽带增益补偿技术及应用

本文设计了一个频率范围为1GHz～10GHz的宽带功率放大器。这种宽带微波功率放大器的频率范围和发射功率都考虑到经济和器件的因素,本放大器采用三级级联的方式获取1W的功率输出,设计中采用宽带增益补偿网络技术.     

一种射频宽带低噪声放大器的设计

提出了一种射频宽带低噪声放大器的实现方式,使用宽带电流反馈型运放和宽带低噪声电压反馈型运放完成了0d B~60d B增益连续可调.由于输入信号幅度小、带宽宽,系统通过屏蔽盒进行处理提高了自身的稳定性和抗干扰能力.输入电压最小峰峰值2m V,3d B带宽达0.3MHz~150MHz,最大输出正弦波有效值1.8V,在1MHz~100MHz频带内增益起伏小于1d B,性能优良,可广泛用于电子对抗、战术武器制导以及无线通信中.     

基于90 nm SOI CMOS工艺的24 GHz信号发生器

SOI CMOS工艺具有高的截止频率和良好的温度稳定性,能够满足微波毫米波雷达收发芯片在多种应用场景下的使用要求.采用90 nm SOI CMOS工艺,设计一种A类无输出阻抗匹配网络Stacked-FET功率放大器,改善了功率放大器的饱和输出功率和可靠性.基于此功率放大器设计并实现了一款24 GHz信号发生器电路.通过电磁场仿真分析研究了Dummy金属对片上螺旋电感性能的影响.经流片加工测试,结果表明,该信号发生器电路能够输出22.2～24.7 GHz的信号,平均输出功率为8.83 dBm,峰值输出功率为10.5 dBm.在偏1 MHz和10 MHz处压控振荡器的相位噪声分别为-91 dBc/Hz和-123 dBc/Hz.芯片面积为1.4 mm×1.4 mm.     

衰落信道下的天线选择空时编码方案

针对衰落信道下发射天线选择空时编码方案由于存在反馈延时而导致其误码性能变差的问题,提出了一种非线性高功率放大器下采用最小均方误差信道预测和功率回退法的空时编码方案。首先基于预测信道矩阵和接收端信噪比最大化准则选定发射天线;然后将经过矩形正交幅度调制的信号进行空时编码,编码后的信号再通过非线性高功率放大器放大并由选定的天线发射出去;最后在接收端进行最大比合并、最大似然译码和矩形正交幅度调制的解调后恢复出原始信息。数值计算与仿真结果表明:当功率回退值为3 dB、归一化延时为0.02时,所提方案的编码增益比延时发射天线选择空时编码方案的多约6.4 dB;当平均误符号率为10~(-4)时,采用软包络限幅的功率放大器比固态功率放大器和行波管功率放大器的信噪比分别改善了约2.3 dB和4.5 dB。     

2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.     

HPA的非线性对DAB信号的影响

为更好地抑制带外噪声 ,减小信道间的干扰 ,在对Eureka 147DAB(数字音频广播 )信号调制过程进行介绍后 ,从频谱扩展的角度分析了 HPA (高功率放大器 )对 DAB信号的影响。分析过程中 ,HPA采用典型的 TWTA(行波管放大器 )模型 ,其非线性程度用输出功率回退 B描述。分析结果表明 ,随着 B线性增加 ,带外噪声幅度线性减小。在不加滤波器的情况下 ,离中心频率较近的带外噪声欲满足DAB发射信号频谱标准 ,B至少要在 9d B以上。分析结果为 DAB发射系统的设计提供了必要的参考依据     

B类功率放大器的设计与仿真

设计了一种具有较高输出功率和较高功率效率的B类功率放大器,采用了负载牵引和源牵引的设计方法得出最大输出功率对应的最优负载阻抗和源阻抗,并运用阻抗匹配技术分别实现负载阻抗和源阻抗到50Ω的匹配电路设计.仿真结果表明,工作频率为960 MHz下该功率放大器的功率附加效率为69.39%,输出功率为45.32 d Bm.     

WDM光网络中FAR算法的改进

随着信息化社会对通信容量和带宽需求的飞速增长,WDM全光网将成为未来大容量宽带发展的首选方案.这篇论文首先对WDM网络中FAR算法作了介绍,然后提出了在实际通信链路中由于存在光纤中信号的衰减和光放大器中存在增益饱和现象,从而需要对FAR算法进行改进,最后提出了一种在考虑信号功率的情况下的改进算法,该算法可以大大减少由于功率限制所带来的被迫中断率.     

一种工作于Ka频段的GaN单片集成功率放大器

针对Ka频段大功率发射机的要求,设计了一款基于0.15 μm GaN工艺的5 W级输出的单片集成功率放大器.功率放大器工作频率为27-31 GHz,工作在AB类偏置条件下,采用3级单端共源结构,在末级使用功率合成结构.仿真结果表明,在20 V的电源电压下,功率放大器的小信号增益为25 dB,饱和输出功率为38dBm,功率附加效率为35%.     

C波段射频功率放大器的设计

射频功率放大器是发射机的重要组件,它的设计成了微波发射系统的关键。氮化镓功率管的宽带隙、高击穿电场等特点,使其具有带宽宽,高效特性等优点。本文使用ADS仿真软件对一款功率放大器进行仿真和电路设计,根据晶体管的小信号S参数和I-V曲线,对功率管的输入、输出阻抗匹配电路及其偏置电路进行优化设计,使其性能达到设计要求。在4 GHz~6.5 GHz的频段内,对输入功率为0 dBm射频信号,输出大于38 dBm的射频信号,带内波动≤±1 dB。     

2.4GHz 0.18μm CMOS Doherty 功率放大器设计

文中采用SMIC 0.18μm CMOS 工艺设计了一款2.4GHz Doherty结构功率放大器。两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE)。模拟显示最大功率输出为28.75dBm,对应PAE为43％,功率1dB压缩点输出功率为26.71dBm, 对应PAE为38％。功率增益为24dB。与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善。     

磁耦合无线电能传输系统前端功率放大器设计

功率放大器是磁耦合无线电能传输系统的前端功率输入设备,对于无线电能传输系统的高效稳定运行起到至关重要的作用.本文给出了功率放大器的基本拓扑、匹配网络和整体电路设计方法,使其达到较高的传输效率.采用ADS软件对功率放大器性能进行分析,结果表明,设计的功率放大器在8.5 MHz中心频率上,当输入信号为29 d Bm时能够获得的最大功率为18.928 W,效率为89.516%.