基于QR码和SPC码的双广义LDPC码构造及性能研究

为了降低低密度奇偶校验(low-density parity check,LDPC)码的错误平层,使其满足移动高清视频传输的极低误比特率(bit error rate,BER)要求,构造了一种基于平方剩余(quadratic residue,QR)码和单奇偶校验(single parity check,SPC)码的双广义LDPC(doubly-generalized LDPC,D-GLDPC)码。所构造的D-GLDPC码克服了有限码长的LDPC码性能不佳的问题以及广义LDPC(generalized LDPC,GLDPC)码的码率损失问题。基于QR码构造了准循环低密度奇偶校验(quasi cyclic LDPC,QC-LDPC)码,以QR码和SPC码作为分量码来构造D-GLDPC码,采用后验概率(a posteriori probability,APP)译码算法简化D-GLDPC码的译码。仿真结果表明,D-GLDPC码相比同码长同码率的LDPC码,在错误比特率和译码收敛速度上有明显的性能提升。     

基于QR码构造的广义LDPC码

在低密度奇偶校验(low density parity check, LDPC)码的图形表示中,存在着一种陷阱集结构,其对性能的影响表现在,陷阱集中变量节点所对应的比特在迭代过程中如果发生错误,就不容易被纠正回来。因此,结合平方剩余(quadratic residue, QR)码来设计一种新颖的广义LDPC码的编译码方案。该方案利用QR码这一性能优良的码型,为LDPC码的某些变量节点提供额外的保护,在损失少许码率的情况下,以期消除某些陷阱集的影响,并获得比原始LDPC码更好的性能。在仿真模拟中,通过统计原始LDPC码的错误比特位置,发现某些比特位置的出错频率较高,为此,从陷阱集的角度分析了其中的原因,并根据这些变量节点,构造广义LDPC码。仿真结果表明,该方案能够有效地降低某些LDPC码的错误平层。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验 (quasicyclic low density parity check, QCLDPC) 码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9 216、码率为1/2的准循环LDPC码译码器。FPGA（field programmable gate array）实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

基于QR码的广义LDPC码的设计与译码算法的研究

广义低密度奇偶校验(generalized low-density parity-check,GLDPC)码可以降低原始低密度奇偶校验(low-density parity-check,LDPC)码的错误平层,但传统GLDPC码的构造方法会造成码率损失较大.鉴于此,采用平方剩余(quadratic residue,QR)码作为分量码,提出一种新颖的GLDPC码构造方法,并设计相应的译码算法.统计给定码字的陷阱集,并利用陷阱集挑选变量节点作为QR码的信息位;把QR码变量节点的校验位补全在原始LDPC码后,从而构造一种GLDPC码,设计出一种适合GLDPC码的两阶段译码算法.仿真结果表明,这种GLDPC码构造方法码率损失比较小,在BER为1×10-9时,GLDPC码与原始LDPC码相比,得到了约0.3 dB的增益.     

基于(17,9)平方剩余码的广义LDPC码构造及性能研究

低密度奇偶校验(low-density parity check, LDPC)码的校验节点通常采用单奇偶校验(single parity check, SPC)码,然而当采用一种具有更强纠错能力分量码替换LDPC码中的SPC码时可以构造出一种性能更好的广义LDPC(generalized LDPC, GLDPC)码。鉴于此,采用一个(17,9)平方剩余(quadratic residue, QR)码作为分量码来替换LDPC中的SPC码构造出了一种基于QR码的GLDPC码。通过研究GLDPC码和QR码的构造以及GLDPC码的译码算法,提出了一种基于(17,9) QR码的GLDPC码构造方法,研究了该GLDPC码的性能,并对该GLDPC码与传统的LDPC码、同码率不同码长的GLDPC码以及同码长不同码率的GLDPC码进行了性能仿真。仿真结果表明,基于(17,9)QR码的GLDPC码相比同码率下的LDPC码,在错误比特率和译码收敛速度上都取得了更优异的表现。     

一种DVB-S2中低复杂度的LDPC编译码研究

针对第二代卫星数字视频广播标准（second generation satellite digital video broadcasting standard,DVB-S2）中低密度奇偶校验码（low density parity check codes,LDPC）的校验矩阵的存储结构特点,采用了改进的码字构造方法进行编码,进而用类似的方法推导出了校验矩阵,克服了仿真过程中的数据溢出现象。通过对译码算法的比较,采用了降低复杂度的最小和译码算法,并对不同码率的LDPC码的性能进行了仿真比较。从译码器的硬件实现角度考虑,提出用定点代替浮点表示,研究了译码迭代次数和译码器接收数据和译码中间变量的量化对性能的影响。仿真分析,该研究以很小的性能损失在存储量和运行时间等方面降低了译码器的硬件实现复杂度,进而降低了整个无线接收系统的延时和功耗,为硬件实现提供了理论依据。     

基于滑动窗译码的不规则原模图LDPC卷积码的构造

时延是现代通信系统的一个重要指标。滑动窗译码能够在保证性能的基础上降低时延。基于滑动窗译码提出了一种不规则原模图低密度奇偶校验(low density parity check,LDPC)卷积码的构造方法。通过对基于AR4JA(accumulate-repeat-by-4-jagged-accumulate) 的LDPC卷积码在AWGN（additive white Gaussian noise）信道下的P-EXIT性能分析发现,利用这种构造方式能够设计出多码率并且在BP译码和滑动窗译码方式下都能逼近容量限的LDPC卷积码。计算机仿真证明了基于AR4JA的LDPC卷积码性能优于规则的LDPC卷积码,而且在滑动窗译码方式下在降低至少56.7％时延的同时表现出了很好的性能。结合提出的不规则原模图LDPC卷积码的构造方法和滑动窗译码得到了一种能够实现译码时延与码字性能良好折中的码字构造有效方式。     

面向连续变量量子密钥分发的多边型LDPC码设计与性能分析

为满足连续变量量子密钥分发(continuous-variable quantum key distribution, CV-QKD)应用场景中对高性能低密度奇偶校验(low density parity check, LDPC)码的需求,提出了针对一类具有3种边类型且部分变量节点度为1的多边型LDPC(multi-edge type LDPC, MET-LDPC)码的设计方法。通过掩模到需要的度分布的方式设计左上角矩阵;采用基于多路径外在信息度(extrinsic message degree,EMD)策略的渐进边增长(progressive edge growth, PEG)算法设计左下角矩阵;将各部分矩阵组合在一起完成MET-LDPC码的设计。仿真结果表明,采用掩模加PEG算法设计的MET-LDPC码比单独用PEG算法设计的MET-LDPC码性能更优。     

面向磁记录信道的原模图LDPC码译码器的FPGA设计

针对传统原模图低密度奇偶校验（low density parity check,LDPC）码在译码硬件实现中,由于采用随机扩展方式,导致数据拥塞和布线困难,继而产生译码延时和资源消耗的提高及吞吐量的下降问题,通过2步准循环扩展得到了适于硬件实现的码字结构,设计了一种面向磁记录信道的原模图LDPC码译码器。该译码器信息更新采用基于TDMP（turbo decoding message passing）分层译码的归一化Min-Sum算法使得译码器具有部分并行架构;同时为了降低译码时间及功耗,给出一种低资源消耗的提前终止迭代策略。硬件实现结果表明,该译码器的译码性能十分接近相应的浮点算法,在低资源消耗的前提下,工作频率可达183.9 MHz,吞吐量为63.3 Mbit/s,并可同时适用于多种原模图LDPC码。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

LDPC码在二进制对称信道下的性能分析

低密度校验码(LDPC)是一类线性分组纠错码,和积传递算法是LDPC码迭代译码算法中的常用算法.在此基础上研究了二进制对称信道(BSC)下LDPC码的消息传递迭代译码算法,对其误码特性进行了仿真,并用密度进化方法仿真了校验节点、变量节点的概率密度在迭代过程中的收敛情况.结果表明在给定的信道门限下LDPC码具有良好的纠错性能.     

基于Matlab的LDPC码的研究

LDPC码是一种接近香农限的线性分组码。在研究LDPC码的基本理论的基础上,利用计算机仿真码长、列重和迭代次数影响LDPC码的性能。仿真结果表明:LDPC码长码的误码性能优于短码的误码性能,但当码长达到一定值后,再增加码长,LDPC码的误码率降低的幅度将不大;当码长较小时,增加列重,LDPC码的性能将变差;但当码长足够大时,增加列重,LD-PC码的性能将得到改善。若列重达到一定值时,随着列重增加LDPC码的性能将变差。增加译码迭代次数,LDPC码的性能将得到改善;但当迭代次数足够大时,再增加迭代次数,LDPC码的误码率将不会再降低。     

基于多径瑞利衰落信道的非规则LDPC码分析性能

分析了在静态多径瑞利衰落信道上应用于正交频分复用技术的非规则LDPC码在相同的调制方式,不同的映射模式下的误码性能,并与规则LDPC码的性能作了比较,结果显示,在静态多径瑞利衰落信道上,不同的映射模式下,非规则LDPC码的误码性能均优于规则LDPC码的误码性能,非规则LDPC码在相同的调制方式下,格雷映射的误码性能优于自然映射的误码性能。     

两种新的对数似然比简化算法及其在LDPC码上的应用

通常用取最小绝对值方法对若干比特模二和的对数似然比(LLR)进行简化,该方法存在误差积累问题,因而不是最有效的.为此,提出了两种新的LLR简化算法:正比例函数拟和修正法和逐点平均值曲线修正法,并用这两种算法替代了低密度奇偶校验(LDPC)码归一化最有效可信传播(UMP-BP)译码中的LLR计算,使其在降低译码复杂度的情况下误码率更低.仿真结果表明,对于码长1 024 bits的LDPC码,采用所提出的LLR简化算法后性能较UMP-BP译码方法有0.4 dB提高,并与最优的可信传播算法接近,计算复杂度也有明显下降.     

基于QC-LDPC码的联合信源信道编码研究

基于欧式几何构造的准循环LDPC码(quasi-cyclic LDPC,QC-LDPC)应用于联合信源信道编码(joint source and channel coding,JSCC)系统中,由于JSCC系统中信源码和信道码存在特殊的边连接关系,致使满足信源码字和信道码字之间特殊连接关系的QC-LDPC码字比较少,但至少QC-LDPC码可以用来作为JSCC系统中的信道码.仿真结果表明,双QC-LDPC码的JSCC系统纠错性能相比双随机LDPC码的JSCC系统有明显的改善,同时前者的译码迭代次数明显少于后者,从而提升了译码效率.仅使用QC-LDPC码作为信道码的JSCC系统也比双随机LDPC码的JSCC系统有更好的性能,且其迭代次数也更少.     

一种围数为八的低密度校验码校验矩阵设计

提出了一种低密度校验（IDPC）码的规则校验矩阵设计算法．首先设计3个不同的子矩阵,每个子矩阵通过对单位矩阵进行不同的移位运算后组合生成,然后将这3个子矩阵组合生成所需要的低密度校验矩阵,最后利用文中提到的短环检验算法搜索出使得生成的校验矩阵四环数、六环数均为零的移位算子．用该校验矩阵所对应的生成矩阵对随机信息进行编码,AWGN信道下的仿真结果表明,具有逼近MacKay随机码的误码率性能．     

一种改进的确定性准规则LDPC码

提出了一种确定性准规则LDPC码的设计方法,通过双对角矩阵以及迭代生成的线性同余序列构造校验矩阵.推导了为避免四边以及更少边的循环,迭代参数所需要满足的条件.该方法主要优点是编码仅具有线性复杂度,并且校验矩阵可通过迭代和双对角矩阵生成,在译码端不需要存储整个校验矩阵,这对于译码器的硬件实现是有利的.仿真结果表明该方法具有优于伪随机方法的性能.