一种工作于Ka频段的GaN单片集成功率放大器

针对Ka频段大功率发射机的要求,设计了一款基于0.15 μm GaN工艺的5 W级输出的单片集成功率放大器.功率放大器工作频率为27-31 GHz,工作在AB类偏置条件下,采用3级单端共源结构,在末级使用功率合成结构.仿真结果表明,在20 V的电源电压下,功率放大器的小信号增益为25 dB,饱和输出功率为38dBm,功率附加效率为35%.     

应用于WLAN的GaAs HBT功率放大器设计

提出了一款基于GaAs HBT工艺的高功率功率放大器（Power Amplifier,PA）.设计采用三级放大器级联的结构以提高功率放大器的功率增益,在功率晶体管的基极处串联RC有耗稳定网络来提高稳定性及改善增益平坦度,采用电流镜有源偏置的方式提升大信号输出时的功率、效率及线性度表现,同时在输出级放大器处添加功率检测电路以得到随输出功率变化的直流电压信号.EM仿真结果表明：PA的输出频率范围为5.1~6.5 GHz,增益为33~33.7 dB,S11、S22<-9.8 dB,饱和输出功率为32.8~34.9 dBm,峰值效率为38.7 %~42 %,在满足无线局域网标准802.11ax、调制策略为MCS7的情况下,EVM达到-30 dB时输出功率为20~21 dBm,芯片面积为1.69 mm×0.73 mm.测试结果表明：S参数测试结果与仿真结果表现出较好的一致性,PA在满足前述无线局域网标准时输出功率为13.6~19.8 dBm.     

3.43 GHz SiGe BiCMOS功率放大器设计

采用AMS 0.35μm SiGe BiCMOS工艺,设计了用于卫星通信用的3.33-3.53 GHz功率放大器.该功率放大器采用单端结构,工作于A类.在3.3 V电源电压下,功率放大器的功率增益为22.3 dB,输出1 dB压缩点为31.9 dBm,相应的功率附加效率为25.2%.仿真结果表明,该功率放大器具有良好的输入、输出匹配,工作稳定.     

WCDMA直放站应用的线性化功率放大器

采用一种应用三阶交调信号发生器产生的交调信号反相对消掉功率放大器自身的交调分量改善功率放大器的线性度的射频预失真方法,设计和实现了应用于WCDMA直放站的预失真线性化功率放大器.实测结果表明,在2.11～2.17 GHz频带内,功率放大器在输入1MHz间隔的双音频信号条件下,输出功率42dBm,增益56dB,三阶交调失真比达到-70dBc,三阶交调改善量大于25dB.功放输入-14dBm的双载波WCDMA信号时,输出功率达到42dBm,相邻信道功率比(ACPR)达到-50dBc,改善量达到9dB.     

C波段射频功率放大器的设计

射频功率放大器是发射机的重要组件,它的设计成了微波发射系统的关键。氮化镓功率管的宽带隙、高击穿电场等特点,使其具有带宽宽,高效特性等优点。本文使用ADS仿真软件对一款功率放大器进行仿真和电路设计,根据晶体管的小信号S参数和I-V曲线,对功率管的输入、输出阻抗匹配电路及其偏置电路进行优化设计,使其性能达到设计要求。在4 GHz~6.5 GHz的频段内,对输入功率为0 dBm射频信号,输出大于38 dBm的射频信号,带内波动≤±1 dB。     

基于SiGe BiCMOS的全集成射频功率放大器设计

提出了一种基于SiGe BiCMOS工艺的适用于移动设备的紧凑全集成功率放大器.设计采用cascode驱动级与共发射极功率级级联以提高放大器的功率增益,片上集成CMOS电源以提供偏置电流,采用分布式的镇流电阻和具有热负反馈效果的偏置电路补偿结温以防止放大器在高温工作时失效,并且采用一种紧凑的电路级的热耦合模型对所提出的热稳定措施进行仿真验证.后仿结果表明：PA在3.3 V供电下、2.4~2.5 GHz的工作范围内输出增益为32.5 dB,S11&S22<-10 dB,1 dB压缩点处的输出功率为25.4 dBm,在25 ℃的环境温度下最高结温小于65 ℃（饱和）.芯片面积仅为1.25×0.76 mm2.测试结果表明：在-45~85 ℃的工作环境下,可以在增益要求为26.5~32.9 dB的应用中正常工作.1 dB压缩点处的输出功率为24.3 dBm.采用 20 MHz 64-QAM OFDM信号测试,DEVM达到-30 dB的输出功率为18.1 dBm.     

2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.     

S波段高效E类GaN HEMT功率放大器设计

为了解决E类功率放大器最大工作频率(f max )受晶体管输出电容限制的问题,提出了一种新型的E类功率放大器输出匹配电路结构.该结构能够同时实现对晶体管在基波和谐波下的过剩输出电容进行补偿,一方面提升了E类功率放大器在高频工作时的效率,另一方面也降低了电路的复杂度和实现难度.利用所提出的方法,采用GaN HEMT器件,设计并实现了工作在2.5 GHz的E类功率放大器.测试结果表明,其最大功率附加效率(PAE)达到80%,饱和输出功率为40.1 dBm.     

基于阶跃式匹配结构与谐波控制技术高效宽带GaN HEMT射频功率放大器设计

针对射频功率放大器存在的效率及带宽问题,文中设计了一款高效宽带GaN HEMT功率放大器(power amplifier, PA),采用阶跃式匹配结构实现其输入输出匹配网络设计,结合典型的十字型谐波控制技术实现了二、三次谐波的控制,极大地提高了输出效率。以GaN HEMT晶体管为核心器件,通过设置合适的偏置网络和匹配网络结构实现了电路设计。仿真结果表明,在2.3～2.9 GHz内其输出功率(P_out)为41～42.1 dBm,增益(Gain)达12～13.1 dB、漏极效率(drain efficiency, DE)达69.1%～77.7%、功率附加效率(power added efficiency, PAE)达67.1%-74.3%。     

应用于WLAN的SiGe射频功率放大器的设计

采用0.18μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN)802.11b/g 2.4GHz频段范围内的AB类射频功率放大器.该放大器采用三级放大结构,偏置电路采用电流镜形式的自适应偏置控制电路,具有温度补偿和线性化作用.后仿真结果显示:1dB压缩点输出功率高达27.73dBm,功率增益为25.67dB,电路的S参数在2.4GHz频段内,输出匹配S22小于-10dB,S12小于-60dB.     

基于宽禁带功率器件的F类放大器的研究与设计

F类射频功率放大器作为开关模式放大器的一种,其理想效率为100%。传统F类功率放大器的设计方法是利用输出端谐波抑制,在晶体管的漏极得到近似方波的电压信号和近似半正弦波的电流信号,以此提高放大器效率。文章通过研究电路的结构,在F类功率放大器的输入端加入谐波抑制电路,同时利用输入和输出谐波抑制匹配网络,能够更有效提高输出功率和功率附加效率;结合宽禁带功率器件,在S波段完成一款电路的设计,在3.45~3.55GHz频带内,输入激励为28dBm条件下,测试得到最大PAE能够达到78.3%,输出功率40.5dBm,实验结果和仿真结果基本吻合。     

2.4GHz 0.18μm CMOS Doherty 功率放大器设计

文中采用SMIC 0.18μm CMOS 工艺设计了一款2.4GHz Doherty结构功率放大器。两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE)。模拟显示最大功率输出为28.75dBm,对应PAE为43％,功率1dB压缩点输出功率为26.71dBm, 对应PAE为38％。功率增益为24dB。与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善。     

基于GaAs PHEMT的Ka波段功率放大器设计

基于0.15 μm GaAs PHEMT工艺,设计了一款Ka波段功率放大器.设计中改进了拓扑结构和稳定电路,优化栅宽,将匹配电路与Wilkinson功分器结合,并采用预匹配技术与频率补偿技术,达到了提高增益,减小芯片尺寸及损耗的目的.仿真结果显示,该功率放大器在28-30.5 GHz频带内功率P 1 dB 大于 38 dBm,功率附加效率大于18%,增益大于23.5 dB,芯片面积为3.69×3.87 mm²     

基于基片集成波导功分/合成器的宽带功率放大器研制

基于基片集成波导功分/合成器设计并研制了4路X波段宽带功率合成放大器.功分/合成器由一对4路树状功分器采用背对背方式组成,功分器输入输出端口均包含基片集成波导-微带转接结构,以便于功分/合成器与其他平面器件相连接.在9.3~12.3GHz范围内实测功分/合成器的回波损耗低于-13dB,传输损耗优于-3.3dB.设计并制作了一个X波段4路宽带功率放大器,合成功放在10.4GHz上的1dB压缩点输出功率约为7.1W(连续波工作方式),在8.9~12.3GHz范围内,合成效率大于60%,在9.5GHz上其最大合成效率约为73.6%.测试结果表明,该技术可方便地用于微波与毫米波固态功率放大器设计.     

8.9 GHz高效高增益E类功率放大器设计

为了减小功率放大器(power amplifier,PA)的功率损耗,提高功率放大器的增益与工作效率,本文提出一种将两级放大和反馈结构相结合的具有高效率高增益的E类功率放大器,并利用Cadence软件对功率放大器进行分析及仿真验证。仿真结果表明,在180nm CMOS工艺情况下,当电源电压为3.6V,电路频率为8.9GHz时,本文E类功率放大器的输出功率为23.5dBm,增益为24dB,功率附加效率(power added efficiency,PAE)为21%。与传统的PA相比,本文E类功率放大器在增益和功率附加效率方面均得到了提高,适用于通信、电子测量等系统。     

160 GHz三级堆栈式CMOS功率放大器的设计

在40 nm标准CMOS工艺下,使用堆栈式结构设计了160 GHz的伪差分式三级功率放大器,并且应用了中和电容技术提升了其增益与稳定性.其中,级间匹配与输入输出Balun使用了片上变压器,从而减小了匹配损耗,并且提升了最终的带宽.讨论了在伪差分堆栈式结构中使用中和电容的影响与解决方案.仿真结果表明:功放在160 GHz时达到最大增益11.4 dB,3 dB带宽达到24.9 GHz,饱和输出功率达到4.9 dBm,功耗为84.5mW. 对比传统的共源级和共源共栅结构,堆栈式结构也可以应用于毫米波电路,并且提升了功放的性能.     

基于90 nm SOI CMOS工艺的24 GHz信号发生器

SOI CMOS工艺具有高的截止频率和良好的温度稳定性,能够满足微波毫米波雷达收发芯片在多种应用场景下的使用要求.采用90 nm SOI CMOS工艺,设计一种A类无输出阻抗匹配网络Stacked-FET功率放大器,改善了功率放大器的饱和输出功率和可靠性.基于此功率放大器设计并实现了一款24 GHz信号发生器电路.通过电磁场仿真分析研究了Dummy金属对片上螺旋电感性能的影响.经流片加工测试,结果表明,该信号发生器电路能够输出22.2～24.7 GHz的信号,平均输出功率为8.83 dBm,峰值输出功率为10.5 dBm.在偏1 MHz和10 MHz处压控振荡器的相位噪声分别为-91 dBc/Hz和-123 dBc/Hz.芯片面积为1.4 mm×1.4 mm.     

一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

X、Ku波段宽带低噪声放大器的设计

文章利用有损匹配的方法设计了一种覆盖X、Ku波段的宽带低噪声放大器,其工作频率为8～18 GHz,带内功率增益大于32 dB,增益平坦度小于3 dB,输入输出端口的回波损耗S11和S22均优于-7 dB,噪声系数小于2.8 dB,最大输出功率为16 dBm,且具有工作频带宽、输入输出匹配结构简单的特点.     

基于谐波抑制与补偿线技术的非对称Doherty功放设计

为了提高WiMAX信号下doherty功率放大器（doherty power amplifier,DPA）回退点的效率,提出一种基于谐波抑制和补偿线技术的非对称doherty功放（asymmetric doherty power amplifiers,ADPA）结构。该结构在传统ADPA结构的基础上,首先对主功放（carrier）和辅功放（peak）输出匹配电路加入2次、3次谐波电路进行匹配设计,减少晶体管漏极电压电流的重合;然后通过添加补偿线（offset line）的方式,改变carrier和peak的功率分配比,使得整体电路获得更高的效率和输出功率。基于上述谐波抑制和补偿线理论,设计了一款工作在3.4 GHz~3.6 GHz,增益约为13 dB的ADPA。实测结果表明,当饱和输出功率达到48.75 dBm,功率回退9.5 dB时,功率附加效率（power added efficiency,PAE）达到41.8%,5 MHz偏移量的相邻信道功率比（adjacent channel power ratio,ACPR）优于-35 dBc,10 MHz偏移量的ACPR优于-48 dBc。满足WiMAX基站对功放线性度和效率的要求。