基于抽取滤波器多相分解的多速率采样模块设计

针对扩频系统中多速率采样的实现问题,提出了一种改进的多相滤波器结构. 通过简单的多相内插之后,进行分数倍抽取,可完成任意比重采样变换. 介绍了基于多相滤波器结构的重采样原理,给出了适宜硬件实现的架构. 仿真结果表明,该方法在极大降低系统运算量和开销的前提下,并不影响系统的性能.      

无线电通信信道化系统数字实现和计算量分析

为了解决软件无线电平台中的数字上下变频技术,包括频谱的搬移和抽样率的转换,克服现有的专用器件在实现这些功能中的不足．定量分析了高效宽频带变频系统的计算量,并给出了具体实现方法和部分仿真程序,提出了内插上变频和抽取下变频的实际实现方法,以及滤波器多相分解的具体实现.     

基于DSP Builder的多相结构抽取器的设计

在论述抗频率混叠抽取器原理的基础上,结合Altera DSP Builder开发工具,在Matlab/Simulink环境下完成了基于FPGA的抽取器的设计与实现,为数字信号处理提供了一种基于FPGA和DSP Builder的解决方案.实验表明,多相结构是一种系统资源占用少、适合于硬件实现的高效结构.     

基于高效抽取滤波器的数字下变频设计

对数字下变频各个模块的构成及原理进行了研究,提出了一种基于高效抽取滤波器的实现方案,用查表法产生数字混频所需的高采样率的数字本振信号,用梳状滤波器和半带滤波器级联实现数字下变频的抽取和滤波.方案中多处使用了查表法,它相对于传统方法有节省资源,速度快,易于实现的优点.设计中调用了ALTREA参数化模块库中的资源,充分利用了芯片的硬件资源,从而提高了运算速度.还给出了半带滤波器的一个设计实例.该方案已通过FPGA验证.     

适应VANET拓扑瞬态时变的多相滤波器组信道化方法

车载网络拓扑结构容易受到瞬态时变干扰。为了保证信号的完整性,提出一种改进的实信号多相滤波器组信道化方法。此方法利用实信号频谱对称特征,将信道进行对称划分,然后在多相处理前端进行比现有多相滤波器组信道化结构高2倍的抽取处理,进一步降低了后续处理的数据速率,最后对复指数调制部分进行的优化处理使该结构的硬件实现效率更高。此方法在和现有方法达到相同效果的前提下,大大降低了复杂度,提高了车载网络中实时信号处理的能力,在通信接收机以及各种子带分离系统中也具有很广泛的应用前景。     

半带抽取有限冲激响应滤波器的应用设计及仿真

介绍了一种高效数字抽取滤波器一半带抽取有限冲激响应滤波器的性质和特点以及在软件无线电接收机中的应用，运用MATLAB和TMS320C54xDSP集成开发环境CCS软件实现了半带抽取有限冲激响应滤波器的设计及仿真．仿真结果表明，半带抽取FIR滤波器适用于多级滤波抽取的前级和中级抗混叠抽取滤波。可极大减少运算量和存储器的使用，但不适用于后级抽取滤波．     

适应车载自组织网络拓扑瞬态时变的多相滤波器组信道化方法

车载网络拓扑结构容易受到瞬态时变干扰。为了保证信号的完整性,提出一种改进的实信号多相滤波器组信道化方法。此方法利用实信号频谱对称特征,将信道进行对称划分;然后在多相处理前端进行比现有多相滤波器组信道化结构高2倍的抽取处理,进一步降低了后续处理的数据速率;最后对复指数调制部分进行的优化处理使该结构的硬件实现效率更高。此方法在和现有方法达到相同效果的前提下,大大降低了复杂度,提高了车载网络中实时信号处理的能力,在通信接收机以及各种子带分离系统中也具有很广泛的应用前景。     

∑-Δ ADC中数字抽取滤波器的多级实现

设计和实现了一个应用于音频∑-Δ模数转换器的数字抽取滤波器.该抽取滤波器采用多级多采样率结构,由梳状滤波器、补偿滤波器和2个FIR半带滤波器构成.补偿滤波器补偿梳状滤波器的通带滚降,补偿后整个抽取滤波器带内纹波小于0.006 dB,同时补偿滤波器实现了2倍降采样,减少了一个FIR半带滤波器的硬件开销.滤波器系数均采用规范符号编码实现,避免使用规模很大的乘法器单元.数字抽取滤波器采用SMIC 0.18μm CMOS工艺实现,芯片测试表明,该滤波器对256倍过采样率、三阶∑-Δ调制器的输出码流进行处理得到的信噪比达到107 dB,能够满足高端音频模数转换器的要求.     

频响改善的低功耗CIC抽取滤波器

针对传统递归型CIC(cascaded-integrated comb filters)抽取滤波器功耗较大、频率响应特性不理想的缺陷,设计了一种改进的非递归型CIC抽取滤波器.利用降序素数分解和多相分解使CIC滤波器以多级多相的低功耗结构实现,通过适当增大级联因子提高抽取器的混叠抑制比,同时利用一个2阶的SIN型补偿滤...     

一种无漏警无混叠非最大抽取信道化方法

针对信道化接收机普遍存在的漏警问题,在分析了一种实信号多相滤波数字接收机结构设计的基础上,提出了一种重叠部分的非最大抽取信道化高效结构设计方法。该方法通过扩展处理带宽,减小了重叠部分高效结构设计时出现的混叠,并且随着信道数目的增加,具有运算量大幅减小的特点。计算机仿真结果验证了该重叠部分的非最大抽取信道化高效结构模型的正确性。     

软件无线电中的数字下变频技术研究

论述了数字下变频器的结构,探讨了采用查表方法实现数字控制振荡器,利用线性内插方法结合级联积分梳妆滤波器实现分数比抽取滤波,从而达到降低数字下变频器复杂性的目的,使得数字下变频处理可以在通用数字信号处理芯片中用软件实现.利用该算法提高了数字下变频器的处理速率,实现了数字载波控制和抽取滤波可编程.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法. 同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源. 实验结果表明了该方法的灵活性和有效性.      

导航接收机数字化射频前端的设计与验证

针对传统导航接收机射频前端在实现多频点信号接收时复杂度高、灵活性差的问题,提出了一种基于直接射频采样的数字化射频前端设计方法．该方法针对整个导航频段信号主要集中在低频和高频2个频段的特点,将这2个频段视为2个整体的带通信号,通过多带通信号采样率选择算法选定射频直采的采样率;由于采样率较高,设计了一种滤波抽取网络来降低数据速率,它利用了射频直采专用A／D可输出半采样率数据的特性,最终实现了各频点导航信号的下变频和分离．该设计方法只需修改软件就可实现多频信号接收,使得系统灵活性大大增加．实验证明该方法是有效的．     

用抽取法改善二维谱估计的分辨率和降低运算工作量

本文论述白色噪声淹没下有限个二维正弦信号的谱估计问题。导出了自回归(AR)予测误差滤波器法的谱估计封闭公式,同时也导出了BARTLETT窗周期图及最大似然比谱估计的封闭公式,这些公式在研究分辨频率很接近的正弦信号方面是很有用的。在一个窄频域上,直接抽取可以用来改善分辨率同时降低运算量,仿真实验结果证明:在一个(N_1,N_2)的支持上,作(D_1,D_2)的抽取,其结果和未经抽取但支持扩大为(D_1N_1,D_2N_2)所得结果具有几乎相等的分辨率。采用抽取也能显著地降低运算量。     

测量低频地电场的级联分样抗混叠技术

分析低频地电场信号采样的频率混叠成因 ,提出具有实用意义的数字滤波算法 ,以此为基础设计出级联分样抗混叠滤波器 .通过野外实地采集验证设计方案的合理性     

Analysis of realizable rational decimated nonuniform filter banks with direct structure

In the design of nonuniform filter banks （NUFBs） with direct structure, the location of each analysis filter, corresponding to the sampling factor satisfying maximal decimation condition, should be set properly to avoid large aliasing. In this paper, a necessary and sufficient condition for the setting of the location of each analysis filter is derived. The NUFBs, we focus on, have rational decimation factors. Based on the derived condition, the frequency support of each analysis filter for the realizable NUFBs can be determined directly in such a way that the analysis filters can extract the corresponding bands of the input signal. This provides a guideline for the design of NUFBs with direct structure in choosing proper locations of analysis filters.     

软件无线电中的降采样率技术

为了解决软件无线电通信系统中频采样之后的极大数据量,在基带处理部分对DSP的计算压力,其接收机中采用了数字下变频技术.笔者重点研究数字下变频技术中的降采样率问题,对降采样率技术的单级整倍数和多级整倍数抽取实现方案进行了详细的分析对比,并利用MATLAB完成了仿真分析.仿真结果表明:同等技术指标下应优先考虑多级二倍数抽取,其次考虑多级整倍数抽取,尽量不使用单级整倍数抽取方案.该结论对如何选择合适的降采样技术实现方案,在实际应用中具有指导意义.     

二阶ΣΔ A/D 转换器抽取滤波器VLSI设计和实现

描述了一种针对高精度要求的二阶ΣΔ A/D转化器抽取滤波器设计和硬件实现的解决方案;提出了一种能够实现2倍抽取的通用无乘法器硬件实现结构,该结构能有效实施半带滤波器和其他高阶FIR的2倍抽取功能。整个滤波器采用无RAM/ROM技术,实现了低通带文波、窄过渡带、高阻带衰减和高抽取率的系统要求,以很低的硬件代价实现了一个16位精度的ΣΔ A/D转换器。