| RSA算法中大素数硬件生成方法研究与设计 |
| |
| 引用本文： | 姚霁.RSA算法中大素数硬件生成方法研究与设计[J].科学技术与工程,2013,13(1):210-213. |
| |
| 作者姓名： | 姚霁 |
| |
| 作者单位： | 西安邮电大学自动化学院,西安,710121 |
| |
| 摘 要： | 在RSA加密算法的硬件设计中,大素数的生成极为关键.为了提高RSA算法中大素数的生成效率,在传统筛法的基础上,提出了一种能自动生成确定性大素数的硬件实现算法-循环迭代法.该算法的硬件实现采用状态机架构,使用VerilogHDL语言描述,并通过Modelsim仿真.实验结果表明,使用该方法生成素数序列,具有快速准确、高效、易于硬件实现的特点,为RSA算法的使用提供了极大的便利.
|
| 关 键 词： | RSA算法 大素数 状态机 |
| 收稿时间： | 5/17/2012 9:57:38 AM |
| 修稿时间： | 2012/9/21 0:00:00 |
The hardware design research and implementation of big Prime number generation in RSA Algorithm |
| |
| yaoji.The hardware design research and implementation of big Prime number generation in RSA Algorithm[J].Science Technology and Engineering,2013,13(1):210-213. |
| |
| Authors: | yaoji |
| |
| Institution: | YAO Ji(School of Automation of Xi’an University of Posts and Telecommunication,Xi ’an 710121,P.R.China) |
| |
| Abstract: | |
| |
| Keywords: | RSA Algorithm Big Prime Number State Machines |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
| 点击此处可从《科学技术与工程》下载免费的PDF全文 |
|
