| 基于CORDIC算法的QDDS设计及其FPGA实现 |
| |
| 引用本文： | 金学哲,金明吉,岂飞涛,秦世才.基于CORDIC算法的QDDS设计及其FPGA实现[J].南开大学学报,2005,38(1):60-64. |
| |
| 作者姓名： | 金学哲 金明吉 岂飞涛 秦世才 |
| |
| 作者单位： | 南开大学微电子科学系 天津300071
(金学哲，金明吉，岂飞涛)，南开大学微电子科学系 天津300071(秦世才) |
| |
| 基金项目： | 天津市重点攻关资助项目(033187111) |
| |
| 摘 要： | 设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.
|
| 关 键 词： | 正交输出直接数字频率合成器(QDDS) CORDIC算法 相位-幅度变换器 FPGA |
| 文章编号： | 0465-7942(2005)01-0060-05 |
| 修稿时间： | 2003年12月20 |
QDDS Based on CORDIC Algorithm and Implementation with FPGA |
| |
| Jin Xuezhen,Jin Mingji,Qi Feitao,Qin Shicai.QDDS Based on CORDIC Algorithm and Implementation with FPGA[J].Acta Scientiarum Naturalium University Nankaiensis,2005,38(1):60-64. |
| |
| Authors: | Jin Xuezhen Jin Mingji Qi Feitao Qin Shicai |
| |
| Abstract: | A Quadrature Direct Digital Frequency Synthesizer (QDDS) based on CORDIC algorithm is presented. This architecture consisted of pzpelined 32-bit phase accumulator and a 16-bit CORDIC rotator, is implemented with ALTERA FLEX 10K FPGA. The system clock is 20MHz, the frequency-switching time is one clock cycle, the tuning latency is 20 clock cycle, frequency resolution is 0. 004 6 Hz. Output frequency rang from dcto 8M Hz. |
| |
| Keywords: | Quadrature Direct Digital Frequency Synthesizer (QDDS) CORDIC Algorithm Phase -Amplitude Converter FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
