树搜索优化算法在FPGA中的应用与实现

针对组合电路的智能化设计速度慢、复杂度高的问题,利用基于人工智能的自主搜索优化策略,将树搜索优化算法与组合逻辑电路中相邻最小项合并定理融合,并在可编程门阵列(Field Programmable Gate Array,FPGA)进行硬件加速的方法进行组合电路的智能设计。该方法把需要设计的逻辑电路最小项作为一级节点,搜索本级中可以合并消项的节点并把合并后的项作为子节点,逐级向下搜索直到本级节点均不能合并消项,最后把所有叶子节点项相加即得到组合逻辑电路的最简逻辑表达式,从而完成组合逻辑电路的智能设计过程。算法通过使用启发式策略,简化了搜索过程,提高了搜索速度。实验结果证明了与传统算法作比较,该算法具有空间复杂度低,速度快等特点。