浅谈VHDL语言在数字电路实验中的应用 |
| |
引用本文: | 崔秀敏.浅谈VHDL语言在数字电路实验中的应用[J].科技信息,2008(23):48-48. |
| |
作者姓名: | 崔秀敏 |
| |
作者单位: | 沈阳理工大学信息科学与工程学院 |
| |
摘 要: | 传统数字电路实验采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL语言的数字电路降低了数字系统的设计难度,因而应用更加广泛。通过简易数字钟的设计流程,介绍了VHDL语言的自项向下、模块化的设计方法。从而说明VHDL语言在数字电路实验中的优点,对数字教学有一定的指导作用,对同学们设计能力的提高有很大的帮助。
|
关 键 词: | VHDL 数字电路 数字钟 TTL |
本文献已被 CNKI 维普 等数据库收录! |
|