基于VHDL的数字频率计的设计

在电子设计领域．随着计算机技术、大规模集成电路技术、EDA技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本文的数字频率计设计．采用自上向下的设计方法，实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84—15完成各种时序逻辑控制、计数功能。在MAX＋PLUSii平台上．用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。CPLD芯片的现场可编程性，不但大大缩短了开发研制周期．而且使本系统具有结构紧凑、体积小．可靠性高．测频范围宽、精度高等优点。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。