| 千兆以太网物理层时钟产生/倍频单片集成电路设计 |
| |
| 引用本文： | 孟凡生,朱恩,熊明珍,王志功,孙玲.千兆以太网物理层时钟产生/倍频单片集成电路设计[J].东南大学学报(自然科学版),2004,34(2):152-156. |
| |
| 作者姓名： | 孟凡生 朱恩 熊明珍 王志功 孙玲 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 给出了一个基于TSMC 0.18 μm CMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路.芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为1.1 mm×0.8 mm.采用1.8 V单电源供电,测得在负载为50 Ω时电路的输出功率大于5 dBm.芯片在PCB板上键合实现锁相环路的闭环测试,测得锁定范围为130 MHz;当环路锁定在1 GHz时,振荡器输出信号的占空比为50.4%,rms抖动为5.4 ps,单边带相位噪声为-124 dBc/Hz@10 MHz.该电路适当调整可应用于千兆以太网IEEE802.3规范 1000BASE-X的物理层发信机设计.
|
| 关 键 词： | 时钟产生/倍频 千兆以太网 锁相环 电荷泵 压控振荡器 分频器 |
| 文章编号： | 1001-0505(2004)02-0152-05 |
Monolithic integrated clock generator/multiplier for gigabit Ethernet |
| |
| Meng Fansheng,Zhu En,Xiong Mingzhen,Wang Zhigong,Sun Ling.Monolithic integrated clock generator/multiplier for gigabit Ethernet[J].Journal of Southeast University(Natural Science Edition),2004,34(2):152-156. |
| |
| Authors: | Meng Fansheng Zhu En Xiong Mingzhen Wang Zhigong Sun Ling |
| |
| Abstract: | |
| |
| Keywords: | clock generator/multiplier gigabit Ethernet PLL charge pump VCO frequency divider |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
