| 可变2n点流水线FFT处理器的设计与实现 |
| |
| 引用本文： | 高振斌,陈禾,韩月秋.可变2n点流水线FFT处理器的设计与实现[J].北京理工大学学报,2005,25(3):268-271. |
| |
| 作者姓名： | 高振斌 陈禾 韩月秋 |
| |
| 作者单位： | 1. 北京理工大学,信息科学技术学院电子工程系,北京,100081;河北工业大学,信息学院,天津,300130
2. 北京理工大学,信息科学技术学院电子工程系,北京,100081 |
| |
| 摘 要： | 设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80 MHz,连续计算时,处理长度为1 024点的序列仅需12.8 μs.
|
| 关 键 词： | 傅里叶变换 流水线结构 现场可编程门阵列 硬件描述语言 块浮点 流水线 处理器 设计 Processor Pipeline Implementation 度序列 长度 工作 芯片 FPGA 描述语言 寄存器传输级 VHDL 硬件 运算精度 块浮点 数据输出 方法 寻址 |
| 文章编号： | 1001-0645(2005)03-0268-04 |
| 收稿时间： | 4/6/2004 12:00:00 AM |
| 修稿时间： | 2004年4月6日 |
Design and Implementation of a Pipeline Processor for Various-Size FFTs |
| |
| GAO Zhen-bin,CHEN He and HAN Yue-qiu.Design and Implementation of a Pipeline Processor for Various-Size FFTs[J].Journal of Beijing Institute of Technology(Natural Science Edition),2005,25(3):268-271. |
| |
| Authors: | GAO Zhen-bin CHEN He and HAN Yue-qiu |
| |
| Institution: | Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing100081, China; Department of Communication Engineering, School of Information Engineering, Hebei University of Technology, Tianjin3;Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing100081, China;Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing100081, China |
| |
| Abstract: | |
| |
| Keywords: | Fourier transform pipeline processor field programmable gate array VHDL block-floating point |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《北京理工大学学报》浏览原始摘要信息 |
| 点击此处可从《北京理工大学学报》下载免费的PDF全文 |
|
