| 基于ME算法的RS译码器的原理和FPGA实现 |
| |
| 引用本文： | 曾德才,魏延存.基于ME算法的RS译码器的原理和FPGA实现[J].科学技术与工程,2007,7(9):1886-1889. |
| |
| 作者姓名： | 曾德才 魏延存 |
| |
| 作者单位： | 1. 西北工业大学软件与微电子学院,西安,710065
2. 航空微电子中心,西安,710072 |
| |
| 摘 要： | RS（Reed—Solomon）码是具有很强纠错能力的线性分组码，广泛应用于各种通信和存储系统中。文中设计的译码器采用修正的欧几里德算法（MEA），并在实现中采用公共项提取算法有效地优化了乘法器，以迭代、复用等方法降低了RS码译码硬件实现的复杂度。并用Verilog-HDL语言实现了RS（255，239）码的译码器各个模块的功能。
|
| 关 键 词： | Reed—Solomon译码 ME算法 FPGA Verilog—HDL |
| 文章编号： | 1671-1819(2007)09-1886-04 |
| 收稿时间： | 2006-12-04 |
| 修稿时间： | 2006年12月4日 |
Principles and FPGA Implementation of RS Decoder Based on ME Algorithm |
| |
| ZENG De-cai,WEI Ting-cun.Principles and FPGA Implementation of RS Decoder Based on ME Algorithm[J].Science Technology and Engineering,2007,7(9):1886-1889. |
| |
| Authors: | ZENG De-cai WEI Ting-cun |
| |
| Abstract: | RS(Reed-Solomon)code is a linear block code having very strong capability of correcting random and burst errors,which is widely used in various communication and memory systems.In this paper,the decoder is designed using modified Euclidean algorithm(MEA),the public extraction algorithm is used to optimize the muhi- plier,and the complexity and the power consumption of RS decoder are reduced by using the iteration and multiple methods.The all blocks of RS(255,239)decoder are realized by Verilog-HDL. |
| |
| Keywords: | Reed-Solomon decoder ME algorithm FPGA Verilog-HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
| 点击此处可从《科学技术与工程》下载免费的PDF全文 |
