| 基于FPGA的16位乘法器芯片的设计 |
| |
| 引用本文： | 王荣海,赵丽梅.基于FPGA的16位乘法器芯片的设计[J].四川理工学院学报(自然科学版),2006,19(5):70-72. |
| |
| 作者姓名： | 王荣海 赵丽梅 |
| |
| 作者单位： | 四川绵阳职业技术学院,四川,绵阳,621000 |
| |
| 摘 要： | 文章简要地介绍了乘法器的工作原理,分析了组合逻辑电路设计方法的缺点,将流水线结构引入到设计中,采用时序逻辑电路的设计理念,利用迭代算法,在FPGA上实现了16bit的乘法器设计,在工程上得到了很好的应用。
|
| 关 键 词： | FPGA 流水线 迭代算法 乘法器 |
| 文章编号： | 1673-1549(2006)05-0070-03 |
| 修稿时间： | 2006年4月29日 |
Design of 16bit Multiplier Based on FPGA |
| |
| WANG Rong-hai,ZHAO Li-mei.Design of 16bit Multiplier Based on FPGA[J].Journal of Sichuan University of Science & Engineering:Natural Science Editton,2006,19(5):70-72. |
| |
| Authors: | WANG Rong-hai ZHAO Li-mei |
| |
| Abstract: | Principle of the multiplier is simply introduced,the weakness of combinational logical circuit is also analyzed in the paper.Leading pipelined structure into the design and adopted design concept of time sequence logic circuit,making use of iterative algorithm,the multiplier design of the 16 bits on the FPGA is carried out,it has been applied on the engineering. |
| |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
