|
|||||
|
|
| 一种新的NIOS-Ⅱ Turbo解码器硬件加速方案 | |
| 作者单位： | ;1.成都工业学院计算机工程系;2.成都工业学院组织部 |
| 摘 要： | 提出了一种基于硬件加速的NIOS-Ⅱ Turbo解码器的实现.该方案首先构建了由两个并行级联的RSC编码器组成的编码器和由两个相同的SOVA解码器组成的解码器所构成的Matlab原型,仿真结果表明解码器中误码率在每次迭代中都有下降(下降至10-4),除了低信噪比情况(低于-5dB).然后,描述并比较了两种基于FPGA实现的解码器.第一种是由一个运行在NIOS II快速型软核处理器的软件实现,第二种是在第一种方案中加入了硬件加速器.从硬件解码过程加速实施的结果来看,BER大致和软件解码实现相同,但执行时间减少了25%34%,当解码迭代的次数增加1至20时,与软件解码实现相比,硬件加速的方法对资源的需求增加了10%34%,当解码迭代的次数增加1至20时,与软件解码实现相比,硬件加速的方法对资源的需求增加了10%16%. |
| 关 键 词： | Trubo解码 FPGA 软核处理器 NIOS-Ⅱ 硬件加速 并行 |
A new NIOS-II turbo decoder hardware acceleration program |
|
| Abstract: | |
| Keywords: | |
| 点击此处可从《西南民族大学学报(自然科学版)》浏览原始摘要信息 | |
| 点击此处可从《西南民族大学学报(自然科学版)》下载免费的PDF全文 | |