| FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法 |
| |
| 引用本文： | 闫海刚,陈俊.FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法[J].四川理工学院学报(自然科学版),2005,18(1):22-25. |
| |
| 作者姓名： | 闫海刚 陈俊 |
| |
| 作者单位： | 电子科技大学电子工程系,四川,成都,610054;电子科技大学电子工程系,四川,成都,610054 |
| |
| 摘 要： | 文章提出了一种新的FIR数字滤波器硬件实现结构。这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用。文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的。
|
| 关 键 词： | FIR数字滤波器 FPGA 硬件资源 实现结构 |
| 文章编号： | 1673-1549(2005)01-0022-04 |
| 修稿时间： | 2004年10月14 |
One Way of Reducing the Hardware Resource Usage in FIR Design Using FPGA |
| |
| YAN Hai-gang,CHEN Jun.One Way of Reducing the Hardware Resource Usage in FIR Design Using FPGA[J].Journal of Sichuan University of Science & Engineering:Natural Science Editton,2005,18(1):22-25. |
| |
| Authors: | YAN Hai-gang CHEN Jun |
| |
| Abstract: | A new realizing structure of FIR digital filter is presented in the paper. The new structure greatly reduces the hardware usage of multiplier and ACC. First, discussion goes on two kinds of FIR hardware structure and thus shows the advantage of the new one presented here; later, with MATLAB and EDA simulation ,it is shown that as the digital filtering ability is concerned, there is no difference between the new structure and the traditional one . |
| |
| Keywords: | FIR digital filter FPGA hardware resource realizing structure |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
