| 基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现 |
| |
| 引用本文： | 孙凯旻,王 亮,顾美康.基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现[J].上海师范大学学报(自然科学版),2013,42(3):271-276. |
| |
| 作者姓名： | 孙凯旻 王 亮 顾美康 |
| |
| 作者单位： | 上海师范大学信息与机电工程学院,上海200234 |
| |
| 摘 要： | 数字电路设计中值滤波器时,面积和速度上的考虑非常重要.面积上要求使用的逻辑资源尽可能少;速度上则要求系统能在较高时钟频率上工作,并用尽可能少的时钟周期完成1帧滤波或进行实时滤波.设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构,并用奇偶排序网络作为滤波器功能逻辑模块的理论依据,在FPGA平台上进行结构设计,使用ModelSim仿真验证了结果,最后实现了视频图像滤波.实验分析表明,设计的新型结构滤波器不但使用的逻辑资源较少,仅用了741个逻辑单元(LE),而且处理速度达到27 MHz/像素,实现了对视频图像的30帧/s实时处理.设计不仅具有一定的实用性,也为数字图像处理的硬件结构设计思路提供了参考.
|
| 关 键 词： | 中值滤波器 FPGA 数字图像处理 奇偶排序网络 |
| 收稿时间： | 2012/12/14 0:00:00 |
| 本文献已被 CNKI 维普 等数据库收录！ |
| 点击此处可从《上海师范大学学报(自然科学版)》浏览原始摘要信息 |
| 点击此处可从《上海师范大学学报(自然科学版)》下载免费的PDF全文 |
|
