| 基于FPGA的K计数环路滤波器的设计 |
| |
| 引用本文： | 黄保瑞,杨世平.基于FPGA的K计数环路滤波器的设计[J].延安大学学报(自然科学版),2014(4):23-25. |
| |
| 作者姓名： | 黄保瑞 杨世平 |
| |
| 作者单位： | 延安大学物理与电子信息学院 |
| |
| 摘 要： | 介绍了K计数环路滤波器的基本结构和工作原理,提出了一种基于FPGA的K计数环路滤波器的设计方法,采用Verilog硬件描述语言进行编程,Xilinx ISE软件进行综合及时序模拟。
|
| 关 键 词： | FPGA 环路滤波器 Verilog |
Design of the Count of K Loop Filter Based on FPGA |
| |
| HUANG Bao-rui;YANG Shi-ping.Design of the Count of K Loop Filter Based on FPGA[J].Journal of Yan'an University(Natural Science Edition),2014(4):23-25. |
| |
| Authors: | HUANG Bao-rui;YANG Shi-ping |
| |
| Institution: | HUANG Bao-rui;YANG Shi-ping;College of Physics and Electronic Information,Yanan University; |
| |
| Abstract: | |
| |
| Keywords: | FPGA loop filter verilog |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
