一种面向多核处理器的2 GHz片上网络通信单元

提出了一种面向多核微处理器的2 GHz片上网络通信单元设计方案,通信单元能够在45 nm工艺下达到2 GHz的工作频率,流水线级数为2,最多支持8个双向通信接口,每个端口单向峰值带宽32 GBps.构建了一种16核处理器片上网络测试环境,测试结果表明：使用提出的通信单元构建的片上网络能够满足16核处理器存储系统对网络带宽的要求,在对访存优化的情况下,聚合带宽能够随着处理器核心与线程的增加而线性增加.另外,通信单元还具有可重用的特性,能够通过优化与扩展进一步应用于众核处理器片上网络.研究成果已成功应用于某国产16核高性能微处理器,片上网络实测频率达到2 GHz.     

开源模拟器“Icarus Verilog”的模拟技术分析

用软件的方式对硬件设计进行模拟是一种十分经济和高效的办法，一个高效的模拟器对用户来说是非常实用的，它在硬件设计的模拟验证工作中起着非常重要的作用。本文就开源模拟器Icarus Verilog进行了介绍，详细分析了其结构、功能、可扩展性和PLI。     

一种面向三维微处理器的新型片上网络拓扑

利用三维集成电路中硅通孔具有延迟短、功耗低的特性,针对10层以上硅片堆叠的三维片上网络,设计了一种新的拓扑结构3DE Mesh,并通过实验数据的分析,验证了3DE Mesh的性能和可扩展性.结果表明,3DE Mesh的性能和可扩展性均满足10层以上硅片堆叠的三维集成电路的要求.