一种用于USB 2.0的新型片上通信数据通道结构

提出了一种改进的用于片上集成的USB2.0控制器的数据通道结构,运行时将有限的数据缓冲资源动态分配和实时回收,在增加少量RAM的前提下,显著改善了数据通道的吞吐量.该设计成功地应用于家庭网关SoC平台中,测试结果表明,该结构与具有同样大小缓冲区的现有数据通道相比,吞吐量平均提高63%,对RAM资源的利用率平均达到95%以上.     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．     

PDP11/34与DJS130联机系统

近年来,随着电子计算机的广泛应用,计算机联机、计算机网络在国外已越来越普遍,我国也开展了这方面的工作,我们研制成功的PDP 11/34与DJS 130联机系统也是在这方面的一个初步尝试. PDP 11/34机是美国DEC公司生产的、功能较强的小型机,也是国外引进的具有代表性的小型机,而DJS130是我国自行设计制造、使用广泛的小型机,将这两台异种机组成联机系统,实现两机之间的数据传送,实现资源共享,对于充分发挥现有设备的作用,灵活地使用系统资源,具有一定的实际意义。我们研制的联机系统,属于非直接耦合系统,即在两台计算机之间配备有直接的通讯线路,彼此把对方看作是本身的输入输出设备,采用输入、输出操作就可以在两机之间实现信息传输.     

基于Barrett模乘算法的RSA密码协处理器设计

提出了一种基于Barrett模乘算法和中国剩余定理(CRT)的RSA密码协处理器的VLSI结构。将一个快速串并乘法器应用于改进的Barrett求模算法,从而实现了一个快速的模数N可配置的模乘运算器,对于1 024位和512位的操作数,完成一次模乘分别需要约300个和160个时钟周期。采用0.25μm CMOS工艺设计,在150 MHz时钟频率下,对于1 024位和512位的操作数,加解密速率分别可以达到328 kbit/s和607 kbit/s;在CRT模式下工作,解密的速率分别可以达到600 kbit/s和1 143 kbit/s。     

高级综合中分配的一种新方法─—最小生命周期边缘算法

提出了高级综合中最小生命周期的分配算法，通过对存储和功能单元分配的统筹考虑，使分配达到了很好的效果．采用变量生命周期前端和末端交替选取的迭代方法，理论和实例上对于只有一种功能单元类型的ＣＤＦＧ提高了算法速度和分配效果．     

2.4 GHz频率合成器可编程分频器设计与实现

介绍了一种应用于802．11b的频率合成器中的可编程分频器．采用级联的异步2分频电路配合相位开关技术,消除了在2．4GHz的高频下分频比改变时产生的毛刺．通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题．仿真结果表明,电路具有很好的稳定性,解决了频率合成器的速度瓶颈;把预分频器调节到合适的直流电平上,可以降低整个电路的功耗．另外,这种除法器有较大的分频比范围,能够应用于不同的设计。