基于关联规则的数据挖掘在供水管网故障诊断中的运用

找出引起供水公司管网故障的原因是供水公司进行客户服务的关键。在介绍关联规则基本概念的基础上，进一步研究了关联规则在供水公司管网故障诊断中的运用情况，并得到一些有用的规则，为管理者和分析人员提供了决策支持。     

可穿戴血氧芯片的抗运动干扰算法与电路设计

针对可穿戴血氧芯片因运动干扰而使准确度受限的问题,提出一种基于加速度传感器的自适应抗运动干扰算法并进行了电路设计.根据三轴加速度信号判断运动幅度,当运动较微弱时,采用自适应滤波(AF)算法消除运动干扰,提取特征参数,计算血氧饱和度;当运动较强烈时,采用改进型离散饱和度变换(IDST)算法,比较不同离散饱和度下参考信号与加速度信号的相关性,相关系数最大时的离散饱和度即为血氧饱和度.所设计的芯片采用SMIC 180 nm工艺实现,算法电路的测量误差在2%以内,整个抗运动干扰模块的电路面积为0.31 mm2,最高时钟频率可达到56.4 MHz,满足可穿戴应用的需求.     

以项目为载体的工程训练教学改革研究与实践

该文介绍了以项目为载体的工程训练教学改革实践。通过采用以项目为载体多种形式并存以及必修工种和选修工种相结合的教学改革实践,充分体现了以学生为中心的教育理念,更好地培养了学生的综合能力,为将来更好地服务社会奠定了基础。     

循环冗余校验在千兆以太网系统中的并行实现

介绍了一种CRC-32校验码的半字节并行计算的并行算法及实现.在分析了串行CRC校验原理的基础上,根据电路部分数据位的遗传性和复用性,提出了一种半字节并行的CRC校验的实现方案,通过使用这种并行CRC校验硬件算法有效地同步了以太网介质访问控制器的数据传输速率,同时在电路结构上比串行校验电路简单,节约了近一半的电路面积.这种半字节并行CRC校验算法在以太网系统中通过了仿真测试,证实是一种正确适用的并行实现方案.     

基于单稳态电路的PFM控制器设计

在分析脉冲频率调制(PFM)对开关电源轻负载效率提升的基础上,设计了一款新颖的PFM升压DC-DC转换器控制芯片,内部采用独特的低压偏置产生电路和单稳态电路,结构简单(仅有21个双极型晶体管--BJT(bipolar junction transistor),它与外接高性能元件配合构成驱动LED(lightemitting diode)的高效升压电路.HSPICE仿真结果表明:在BCD-0.6 μm-30 V工艺下,最低工作电压只需0.9 V,效率高达94 %以上,达到了设计预期的结果,具有很好的应用前景.     

关联规则在股票分析中的应用

本文介绍了在数据挖掘中关联规则的基本概念和属性 ,进一步讨论了关联规则在股票信息数据挖掘中的应用 .股票的行情交易数据库在经过一定的预处理后 ,用Aprorio算法挖掘出隐藏在数据背后的有用的规则 ,为投资者提供了有效的决策支持 .     

改进的鉴别稀疏保持投影人脸识别算法

为了解决判别稀疏邻域保持嵌入(DSNPE)算法中时间复杂度偏高的问题,构造了一种新类间离散度.用各类样本的平均向量组成过完备字典去重构表达每一类的平均向量,然后通过最大间距准则(MMC)构造新的目标函数,更好地展现人脸样本数据库类间的差异,增强了类间判别力和鲁棒性,简化了字典和字典表达,降低算法复杂度.实验结果表明:改进后的算法在保持识别率优势的前提下,极大地减少了识别时间.     

应用于便携设备背光的DC2DC转换器

在分析提供手机白光二极管(LED)背光的DC2DC转换器应具有高效率、低功耗、低电流等特性的基础上,设计了一款芯片,集成PWM技术、同步整流技术、软启动技术的同时,利用与绝对温度成正比的电流源(PTAT电流源)和三极管、MOS管,设计实现了一具有迟滞功能的过温保护电路,同时工艺上采用了低阻抗版图设计.芯片采用0.5μm的P衬N阱数模混合1P3M BiCMOS工艺流片.测试结果表明,芯片开关频率可达到1 MHz,具有2.7~6.0 V的输入电压范围,实现了PWM亮度控制、过压保护和短路保护等功能,做到了高效率低功耗,转换效率高达86%,可稳定驱动多达5个白光LED,完全满足系统设计的需要.     

企业征信接入服务系统方案的研究

商业银行在企业征信建设过程中,充当了企业基础信用信息的数据来源,需建立完善和稳健的企业征信接入服务系统.本论文对企业征信接入服务系统从功能、系统架构等方面进行了分析,并给出了总体解决方案.     

闪存控制器中BCH解码器的VLSI设计

为满足闪存控制器中BCH解码器对速度和面积的要求,设计了一种高速小面积BCH(8528,8192,24)解码器,其关键方程电路采用简化的RiBM算法,利用二进制BCH码的特性简化关键方程电路结构和迭代轮数.使用关键方程电路的可折叠特性和逻辑资源复用,对解码器架构进行了面积优化,结果显示:与传统iBM算法相比,电路的关键路径延时减小了约50%,与RiBM算法相比,关键方程迭代轮数减少了1/2,电路资源减少了约1/3;该系统架构能够在保证吞吐率的前提下减小约70%电路面积.