排序方式： 共有4条查询结果，搜索用时 15 毫秒
1
1.
理论推导了等概率二元码判决时误码率和判决电平的关系,推导表明误码率随着判决门限偏离最佳值急剧升高,因而提出了一种新颖的自适应判决电路,可以使判决门限跟随被判决信号的变化自动调整到最佳值.电路采用SM IC 0.35μm CM O S工艺设计,并给出了芯片针对于27MH z无线FSK信号的接收判决这一具体应用的测试结果. 相似文献
2.
提出了一种结构简单的Rail-to-Rail CMOS输出级,采用0．25μm工艺,用SPECTRE对其进行了仿真：供电为3．3V单电源,在频率为10MHz时,其输出阻抗为0．8n,静态功耗为20mW;当输入正弦信号的频率为10MHz,峰一峰值为2．7V,所接负载为50n时,其输出失真小于-53dB;它可以工作在50MHz以上。 相似文献
3.
本文报导一个用于48M Hz时钟产生器的锁相环.该PLL采用0.25μm n-well CMOS工艺,在2.5V供电电压下,其静态电流为1.44mA.有效版图面积为600μm·335μm. 相似文献
4.
给出了一个具有宽捕获范围的集成时钟恢复电路，采用了简单而有效的锁定技术，解决鉴相器固有的捕获范围较小的问题．时钟恢复电路采用0．25μm标准CMOS工艺实现，将其置于100MHzPHY中进行了流片，测试结果表明时钟恢复电路能正常工作． 相似文献
1