一种解决半选择单元干扰问题的SRAM设计方案

半选择单元的干扰问题是SRAM工作电压无法随工艺微缩持续降低的主要原因,同时,作为常用写稳定性帮助策略和提高读写速度的策略,PWB中字线增强时间点对半选择单元干扰问题的影响非常值得关注.本文深入分析了半选择单元干扰问题的电路机理和PWB稳定性策略,提出了一种基于交叉耦合PMOS管的HFPWB创新方案,在避免了半选择单元干扰问题的同时,给出了字线增强的具体时间点.仿真结果表明本文提出的电路结构可以同时提高全选单元和半选择单元的稳定性,并可以提高读速度达17.1%.     

阻变存储器读电路的优化设计

随着阻变存储器高阻态和低阻态间阻值窗口的减小,电流型灵敏放大器的读正确率降低.设计了一款电压型灵敏放大器,应用在读电路中,有效地解决了这一问题.该电压型灵敏放大器电路结构简单,经SMIC0.13μm下流片验证,它的读出时间为125ns,面积仅为756μm2,功耗为41.25μW,读窗口为260mV,相比电流型灵敏放大器50mV的读窗口有了很大的改进.     

一种降低DRAM系统刷新功耗的混合主存设计

传统计算机体系结构中主存由动态随机存取存储器(DRAM)构成,而DRAM的刷新功耗随容量的增大而急剧增大.为应对这一问题,业界开始关注新型非易失性存储器(NVM).NVM具有掉电后数据不会丢失、不需刷新的优势,然而它们仍然处于研究阶段,单颗芯片的容量和价格不足以媲美DRAM,距离大批量投入商用仍有一段距离,因此,DRAM和NVM的新型混合主存结构被认为是下一代主存.本文提出一种SignificanceAware Pages Allocation(SA-PA)混合主存设计方案,通过将关键页分配到DRAM中,非关键页分配到相变存储器(PCM)中,采用DRAM和PCM并行结构,并采用Reset-Speed技术提高PCM的写速度,从而实现在不过分降低系统性能的前提下降低系统功耗的目的.结果表明,本文提出的SA-PA混合主存结构使得系统功耗平均下降25.78%,而系统性能仅下降1.34%.     

基于Cu_xSi_yO阻变材料的RRAM抗总剂量辐照性能

研究了基于CuxSiyO结构的阻变式随机存储器(RRAM)的抗总剂量辐照能力.存储器芯片置于钴源辐照室内,通过60 Co释放出的γ射线模拟空间辐照环境.在辐照总剂量达到3 000Gy的条件下,单元仍然可以保持原有的存储信息,高低阻态的阻值、写电压、良率等性能几乎没有任何衰减.良好的辐照特性使得RRAM有望在抗辐射领域中得到广泛应用.