基于Ring-Sum-Expansion范式的Reed-Muller展开式算法

为了改善生成Reed-Muller展开式的灵活性,提出了基于RSE范式的Reed-Muller展开式算法.根据将析取主范式转化为Ring-Sum-Expansion范式的过程,先使用真值表输入项构造预处理表,再从真值表中抽取使输出项为真的二进制码,通过预处理表直接解出每一个输出项的Reed-Muller展开式.对算法进行复杂度分析比较表明,与通常所用的GRM递归算法和GRM矩阵相乘Reed-Muller展开式算法相比,该算法在生成展开式时具有更好的灵活性,可以单独生成指定输出项的Reed-Muller展开式,不同于常用算法必须要一次生成全部输出项的Reed-Muller展开式.     

基于对换门库的可逆逻辑电路综合算法

为了将可逆函数以较小的代价自动构造为对应的可逆逻辑电路,提出了一种基于对换门库的综合算法.首先,将可逆函数的输出作为快速排序算法的输入数据,在排序算法中按顺序保留所交换的元素对,并输出该元素对序列；其次,利用置换群规则对该序列进行优化处理,获得相似度最高的对换序列；然后,逆序排列该对换序列,并基于对换门库生成可逆函数的初始电路；最后,应用电路门优化规则,对初始电路进行优化,得到最终的可逆逻辑电路.相比于其他算法,所提算法明显提高了可逆逻辑综合效率,其思想的简洁性使得算法更易于理解和实现.     

基于新型可逆门的可扩展可逆比较器

针对当前可逆比较器设计方案缺乏可扩展性的问题,提出了基于新型可逆门的具有可扩展性的可逆比较器可逆逻辑电路设计方案.该方案根据二进制数比较的特点采用递归思想将电路分解为2种新型可逆门,对分解出的每一个可逆门进行可逆逻辑综合,再将这2种可逆门级联成可逆比较器.给出了设计方案中每一步的逻辑演算,利用编码的思想进行带无关项的可逆逻辑综合,最终给出了具体的可逆比较器的综合方案.同时,以可逆比较器作为元器件给出了败者树排序电路,将排序的时间复杂度降低到Θ(n).