首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   40篇
  免费   0篇
系统科学   7篇
丛书文集   3篇
综合类   30篇
  2019年   1篇
  2018年   1篇
  2017年   3篇
  2016年   1篇
  2014年   3篇
  2010年   1篇
  2009年   2篇
  2008年   1篇
  2006年   4篇
  2005年   8篇
  2004年   4篇
  2003年   3篇
  2002年   2篇
  2001年   3篇
  1999年   1篇
  1997年   1篇
  1995年   1篇
排序方式: 共有40条查询结果,搜索用时 250 毫秒
1.
用于蓝牙接收机基带处理的高精度∑△调制器   总被引:1,自引:0,他引:1  
设计了一种适用于蓝牙接收机基带频道选择的高精度∑△调制器.根据功耗、稳定性以及电路实现等方面综合考虑,调制器采用了两级四阶2-2结构,采样时钟为32 MHz,过采样比为32.分析了实际电路的各项非理想因素对∑△调制器性能的影响,采用栅压自举的采样开关、CMOS两级OTA组成的全差分开关电容电路实现.调制器电路基于0.35 μm CMOS工艺实现,电源电压3.3 V、D/A参考电平±0.8 V.在1 MHz的Nyquist转换速率下SNR为86 dB,SNDR达到81 dB.  相似文献   
2.
3.
设计了一款适用于高速硬盘读取通道模拟前端,具有大带宽和大截止频率可调范围的低通滤波器.提出了具有高低带宽两种工作模式的滤波器架构.在高带宽和低带宽两种工作模式之间切换可以提供超过100倍的截止频率变化范围.该低通滤波器采用SMIC 0.13μm CMOS工艺进行设计,仿真结果表明滤波器带宽为30 MHz~3.1 GHz可调,最大功耗为35 mW,信噪比为56.5 dB.  相似文献   
4.
介绍了一个应用于蓝牙系统的2 MHz CMOS 限幅放大器/接收功率指示计.在限幅放大器电路设计中,采用一种新的限幅器以减小温度对功率指示计性能的影响.仿真结果显示接收功率指示计的温度特性得到了补偿,它的指示范围在±1 dB误差范围内可以达到52 dB.整个电路功耗为13.2 mW.  相似文献   
5.
设计了一个10 bit,100 Ms/s视频模拟前端IP核,并用台积电(TSMC)0.18μm 1.8/3.3 V互补金属氧化物半导体(CMOS)纯数字工艺进行了仿真.电路中模拟部分采用3.3 V电源电压,仿真结果显示当输入信号为18 MHz,信号幅度为满幅(单端1 V,差分2 V)时,输出信号信号-噪声-失真比(SNDR)为60 dB.整个电路的功耗为73 mA,版图面积为2 mm×2.5 mm.  相似文献   
6.
分析了无线通信领域频率综合器的关键模块高速预分频器(prescaler)的设计方法,并根据电路要求设计了一个适用于WLAN 802.11a/b/g标准的14/16双模相位开关预分频器.该电路采用SMIC 0.18μm CMOS工艺实现,总芯片面积470μm×420μm.测试结果表明在1.8 V电源电压下它的正常分频范围高达1.46~6 GHz.当输入频率为6 GHz时,电路在14和16两种分频模式下相位噪声分别为-117.70 dBc/Hz@10 kHz和-118.36 dBc/Hz@10 kHz.  相似文献   
7.
一种具有温度补偿、高电源抑制比的带隙基准源   总被引:19,自引:0,他引:19  
介绍了一种用于集成电路内部的带隙基准源 ,采用了 3.3V ,0 .35 μm ,N阱 ,CMOS工艺 .通过Spectres和HSpice的仿真 ,它具有 6× 10 -6K-1的温度系数和 2 .2mV/V的电源抑制比 .  相似文献   
8.
一种分辨率为9位的高速CMOS比较器   总被引:7,自引:0,他引:7  
一种高速CMOS比较器,采用二级正反馈结构和一级推挽输出结构,通过优化传输速度和增益,在3μm工艺中,模拟表明它的最小分辨率±LSB为±4.9mV,输入动态范围为±2.5V(±2.5V电源电压),相应于9位比较精度,而工作频率达30MHz.用单层金属、双层多晶硅CMOS工艺实现,版图面积为295μm×266μm,功耗9.72mW.  相似文献   
9.
在高精度平板显示系统中,传统的界面将液晶显示控制器直接与平板图像控制器连接。由于信号的并行满摆幅传输,该界面不能解决强电磁干扰及高功耗等问题。给出了一种基于ANSI/TIA/EIA-644标准的低压差分信号(LVDS)数据发送系统,以解决传统数字视频界面的瓶颈问题。该系统采用0.18μmCMOS工艺进行设计。高速、较少的并行传输线及低电压摆幅等系统特性实现了高速、低功耗、低电磁干扰,单通道数据传输率784Mb/s,总数据传输率达392Mb/s的高速数字视频信号的传输。满足了SVGA、XGA、SXGA等显示模式分辨率的要求。该数据发送器采用HSPICE仿真器在各种PVT情况下做了仿真,结果表明,系统的各项指标满足上述标准,部分参数优于标准的要求。  相似文献   
10.
针对高速(Gb/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路.该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作.电路采用1.8 V,0.18μmCMOS工艺流片验证,面积约0.5 mm2,测试结果显示在2 Gb/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据,核心功耗约为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号