亳州市发明专利现状及发展对策

我国加入世贸组织后,竞争日益加剧,企业的生存和发展面临着严峻的考验。在无情的市场面前,只有掌握了先进的技术和管理,才可能在竞争中获胜,在这种情形之下,技术创新无疑是提高企业技术水平和市场竞争力的有效手段,而在技术创新的背后,更离不开专利和知识产权的保护等工作。毫州市是个刚成立的地级市,辖涡阳、蒙城、利辛3县和谯城区。尽管已初步形成了以烟、酒、食品等轻工产品为主导,以机械、化工、建材、纺织、造纸、医药及农副产品加工为重要组成部分的综合性工业体系,但与全省平均水平相比,基础仍显薄弱,技术水平仍较为落后,正处于工业发展初期的阶段。受此影响,各行业的创新能力较弱,专利申请情况与全省相比,存在着不小的差距。从2000年底进行的R&D(科学研究与试验发展)资源清查资料来看,2000年毫州市共申请专利45件,其中发明专利1件,到2000年底全市拥有发明专利9件,全部集中在企业中。具体分布如下:     

传统道路货运企业向现代物流企业转型的实践与探讨

目前我国大中型道路货运企业普遍存在效益不好，经营困难。本文针对这一现象，系统地研究探讨了我国道路货运企业的发展方向，提出了传统道路货运企业向现代物流业转型的经营指导思想。对在经营方式和组织方法上如何彻底更新、如何实现道路货运企业由单纯运输业务向多功能物流业务的战略转变进行了研究和探讨。运用现代物流管理运作理念来经营道路货运企业，以适应社会经济发展的需要。     

浅谈企业执行力对公司发展的影响

执行力，通常是指企业内部员工贯彻经营者战略思路，方针政策和方案计划的操作能力和实践能力。它是把意图、规划化为现实的具体执行效果好坏的体现，其强弱程度也直接制约着公司经营目标能否得以顺利实现。如果不能被付诸实施的话，再周密的发展战略计划也是一钱不值。执行力是决定企业成败的一个重要因素，是企业核心竞争力形成的关键。因此，提升公司的执行力势在必行。本文就企业执行力对公司发展战略的影响，分析了企业执行力的影响因素，并从公司发展实际总结出了提高企业执行力的一些具体措施。     

一个强耦合系统的整体吸引子的存在性

考虑一个强耦合抛物系统的初边值问题,通过利用抛物方程解的先验估计的技巧以及微分-积分不等式,给出了这个系统解的整体吸引子的存在性.     

刍议校本教学资源信息化建设

基于电脑技术、网络通信技术的新技术革命给世界带来深刻的变化,也深刻地影响并改变着教育的理念和方法。在利用现代信息技术推进教育改革进程中,学科多媒     

浅析国家助学贷款制度的历史与现状

从1999年至今,我国助学贷款政策逐步完善,文章通过对我国助学贷款制度的历史沿革进行回顾和评析,分析我国现行学生贷款制度的内在缺陷,并为我国学生贷款制度发展和完善的方向作出了理论探讨。     

基于双线性对的不可否认签名

不可否认签名是一种需要签名方参与才能对签名的有效性进行验证的特殊数字签名.目前双线性对映射已成为构建各种签名方案的重要工具,该文利用双线性对技术,提出了一个新的不可否认数字签名方案,并对其安全性进行了分析.     

建设工程项目的合同管理

在我国建设工程项目管理中，合同管理越来越重要，它贯穿于工程实施的全过程，在市场经济环境中，工程项目管理必须以合同管理为核心，这是提高管理水平和经济效益的关键．文章从建设工程项目合同的法律特征，建设项目合同特点，项目合同管理的内容及合同履行的保证体系，合同监督与协调，控制合同变更等方面加以阐述，旨在加深对建设工程项目合同管理的多视角了解，便于人们在实践中更好地把握运作．     

高性能低功耗10 bit 100 MS/s SAR ADC

设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm~2.     

一种基于FPGA的卷积神经网络协处理器设计

针对大数据时代下深层次大规模深度学习网络模型在预测中对运算资源和访存带宽需求指数的增长,以及业界传统CPU+GPU解决方案难以应用于日益普遍的移动嵌入式应用场景等问题,提出了一个基于FPGA可编程逻辑器件的卷积神经网络协处理器异构加速设计方案。该方案采用通用模型设计思想,具有可编程性,并且能够兼容多种网路模型从而实现硬件加速;方案具有可扩展性,可在硬件资源允许的范围内进行多核扩展以获得性能翻倍提升。利用硬件的并行性,数据的复用性设计的卷积运算模块提高了硬件资源利用率及运算效率;合理配置的多级缓存结构降低了协处理器对外部存储器读写频率和带宽的占用率,提升了模块内部的通信效能。在XILINX VC707评估板的上板进行实验,结果表明,MNIST测试集的准确率高达99%,CIFAR10可实现80%,运算峰值能力为55.11 GFLOPS,综合性能约两倍于Intel Xeno E5-2640 V4服务器通用处理器,达到同期FPGA解决方案的主流水平。