全文获取类型
收费全文 | 93篇 |
免费 | 7篇 |
国内免费 | 2篇 |
专业分类
系统科学 | 1篇 |
丛书文集 | 6篇 |
理论与方法论 | 3篇 |
综合类 | 92篇 |
出版年
2024年 | 1篇 |
2023年 | 3篇 |
2022年 | 2篇 |
2021年 | 2篇 |
2020年 | 1篇 |
2019年 | 4篇 |
2018年 | 2篇 |
2017年 | 4篇 |
2016年 | 2篇 |
2015年 | 2篇 |
2014年 | 14篇 |
2013年 | 13篇 |
2012年 | 7篇 |
2011年 | 5篇 |
2010年 | 8篇 |
2009年 | 2篇 |
2008年 | 5篇 |
2007年 | 5篇 |
2006年 | 2篇 |
2005年 | 4篇 |
2004年 | 2篇 |
2003年 | 1篇 |
2002年 | 1篇 |
2001年 | 3篇 |
2000年 | 1篇 |
1998年 | 1篇 |
1997年 | 2篇 |
1995年 | 2篇 |
1990年 | 1篇 |
排序方式: 共有102条查询结果,搜索用时 15 毫秒
1.
针对应用于音频设备中的∑-ΔADC,提出一款改进的∑-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统∑-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了OTA放大器和比较器性能.改进后的调制器具有低电压、低功耗、高精度和较好的鲁棒性的特点.该调制器采用1.2 V低电压供电,过采样比(OSR)为128,采样频率为6.144 MHz,信号带宽为20 kHz.基于SMIC0.11μm的工艺下,完成了∑-ΔADC调制器的版图设计,并最终流片成功.芯片流片后的成测结果表明,调制器的信噪比达到102.4 dB,有效位达到16.7 bit,调制器的整体功耗仅1.17 mW左右,整个调制器的版图的面积仅为0.122 mm2左右.调制器的成测性能指标表明,该调制器是音频芯片中∑-ΔADC电路的良好选择. 相似文献
2.
六安大别山区属皖西革命老区,随着皖江城市产业转移示范区的建设和近年国家实行的家电下乡及家电以旧换等一系列惠民政策的开展,六安广大农村地区经济发展较迅猛,用电量逐年攀升,造成部分农村电网低电压,其主要来自两个方面原因:一是属于硬件设施方面:二是属于软件方面。根据自身工作中接触的方面就农村电网低电压问题进行粗浅分析,并提出简单的解决办法与大家探讨。 相似文献
3.
随着我国国民经济迅猛发展,用电安全,尤其是低压配电系统的安全措施必须完善。本文首先对低压供配电系统进行分类总结,接着又介绍了低压供配电系统中保护接地的原理,最后阐述了低压供配电系统的选择原则及其保护接地应注意的问题。 相似文献
4.
以单台2 MW直驱永磁同步风力发电机(direct-driven permanent magnet synchronous wind power generator,D-PMSG)为研究对象,分别建立了风机、永磁同步电机、变流器等环节的数学模型。参考我国发布的风电场低电压穿越(low-voltage ride through,LVRT)标准,基于Matlab/Simulink建立整个系统仿真模型。对三种电压跌落故障情况下的风力发电机组动态响应特性进行仿真,对比分析不同故障下各个变量不同的变化情况;并对其相应的控制策略进行了探讨,为更进一步研究低电压穿越标准下的控制策略提供了依据。 相似文献
5.
ZHANG Tao ZOU Xuecheng ZHAO Guangzhou SHEN Xubang 《武汉大学学报:自然科学英文版》2007,12(3):491-495
A 3.5 times PLL clock frequency multiplier for low voltage different signal (LVDS) driver is presented. A novel adaptive charge pump can automatically switch the loop bandwidth and a voltage-controlled oscillator (VCO) is designed with the aid of frequency ranges reuse technology. The circuit is implemented using 1st Silicon 0.25 μm mixed-signal complementary metal-oxide-semiconductor (CMOS) process. Simulation results show that the PLL clock frequency multiplier has very low phase noise and very short capture time . 相似文献
6.
7.
设计了一款低电压实现的14bit,100MS/s流水线型模数转换器(Pipelined ADC),该ADC前端采用无采样保持运放结构来降低功耗和减小噪声,减少了第一级采样网络孔径误差和非线性电荷注入的影响.通过选取合适的输入采样电容容值解决了kT/C噪声和电容不匹配的问题,并设计了符合系统要求的低电压高速高增益运放.该模数转换器同时也包含了带隙基准、分布时钟产生电路、参考电压和共模电压缓冲器等电路模块.芯片采用TSMC 65nm GP 1P9M CMOS工艺实现,面积为3.2 mm2(包含PAD).测试结果表明,当采样率为20MS/s,输入信号频率为1.869MHz时,信噪比(SNR)为66.40dB,信噪失真比(SNDR)为65.21dB,无杂散动态范围(SFDR)为73.44dB,有效位数(ENOB)为10.54bit.电源电压为1.2 V,整个模数转换器的总功耗为260mW. 相似文献
8.
基于2 μm CMOS工艺!设计实现了一种2.4 V低功耗带有恒跨导输入级的RailtoRail CMOS运算放大
器。采用尾电流溢出控制的互补差分输入级和对称56类推挽结构的输出级,实现了满电源幅度的输入输出和恒
输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大。整个电路在2.4 V的单电源供电下进行
仿真,直流开环增益为76.5 dB,相位裕度为67.6,单位增益带宽为1.85 MHz。 相似文献
9.
基于FPGA的高速通信接口设计 总被引:4,自引:0,他引:4
文章对AD公司的TigerSHARC DSP(TS201)的通信接口进行了简单介绍,并提出了在FPGA上设计链路口的方案.链路口能够实现高速率的数据传输,为FPGA与多个DSP的互联提供了一种更加灵活的方式. 相似文献
10.
对线性Gm-C积分器和对数域积分器的功率性能进行了分析,表明对数域滤波器更适合于在低电源电压下的低功率信号处理。计算机仿真结果显示,对数域积分器比线性Gm-C积分器具有更低的失真度。因此,对数域电路适合于低电压低功率的高频率的低失真滤波器设计。 相似文献