CDMA系统功率控制收敛速度的改善

在码分多址(CDMA)系统中引入博弈论进行更优化的功率控制已成为近年来蜂窝移动通信研究的热点,但传统静态博弈论下的功率控制算法收敛速度不够快,且迭代过程中功率波动幅度较大。针对问题,提出了将动态博弈引入CDMA系统功率控制算法。通过仿真表明,提出的动态博弈功率控制算法与传统静态博弈论下分布式功率控制算法相比,在保证系统总的功率相同的情况下,能大幅度的提高功率的收敛速度。     

微带多耦合SIR带通滤波器的设计

基于微带SIR的特性,提出了一种紧凑的微带多耦合带通滤波器结构,介绍了通过控制微带SIR谐振器的阻抗比值来调整二阶通带中心频率的位置,从而实现二阶杂波抑制和改善滤波器上边阻带衰减特性的原理.最后设计了一个中心频率为3.65 GHz,分数带宽约为3.5%的微带多耦合SIR带通滤波器,仿真表明其频率响应在1阶杂波频点处有-10 dB左右的衰减,使得滤波器在上边阻带的衰减更陡峭,通带更对称.制作的电路在中心频率处的插入损耗测试结果为-3.2 dB,带宽大约为120 MHz,和仿真结果比较一致.     

π/4-DQPSK快速位同步捕获和跟踪算法

为了在π/4-DQPSK解调中能快速实现位同步捕获和跟踪,提出将中频差分检测和同步头捕获跟踪相结合的并行处理方法,根据π/4-DQPSK本身的特点,按照π/4-DQPSK解调中的快速同步捕获和位同步跟踪改进算法,结合信号能量检测、频移初捕并行处理的位定时算法,采用FPGA(fied program grid array)技术实现π/4-DQPSK解调中的快速同步捕获和位同步跟踪。实验结果表明最快可以在8个符号位时稳定恢复时钟同步信号,具有捕获周期短,位定时准确,抗干扰能力强,不受频差影响,适合于高传输码率的跳频通信接收系统应用。     

改进的数字匹配滤波器的设计及FPGA实现

提出一种改进的数字匹配滤波器(digital matchedfilter,DMF)结构。在发送端用2个码元长度为N的同一伪随机序列重复对一个基带数据码元进行整周期扩频,替代常规的用一个码元长度为2N的伪随机序列对一个基带数据码元进行整周期扩频。在接收端只需要用码元长度为N的DMF来实现解扩,将同一个基带数据码元内出现的两个相关峰叠加后输出即可。分析并仿真了改进的DMF的检测概率和虚警概率。基于递归折叠原理实现了改进的DMF结构。实验结果表明,在相同扩频增益的条件下,该改进结构与基本DMF的检测概率和虚警概率基本相同,而与递归折叠结构相比,该改进结构大大节约了硬件资源。     

一种高线性GaAs pHEMT宽带低噪声放大器的设计

针对互补金属氧化物半导体工艺在高频时性能差的缺点,基于砷化镓赝配高电子迁移率晶体管器件,设计了一种用于无线通信系统的宽带低噪声放大器,宽带低噪声放大器的设计采用负反馈来获得平坦的增益和较低的输入输出反射系数。电路版图设计好后利用Advanced Design System 2005进行仿真。仿真结果表明,该放大器在0.3~2.2 GHz频带内,增益高于12 dB,且变化小于3 dB;噪声系数在1.04~1.43 dB之间,输入输出反射系数均小于-10 dB,群延时特性在整个频带内接近线性,且在整个频带内无条件稳定,所设计的宽带低噪声放大器能够很好地满足实际需要。     

频率分集MC-CDMA在瑞利衰落信道下的性能分析

分析多载波码分多址系统的基带发射、接收信号模型以及多径Rayleigh衰落信道模型,进而提出 一种系统的通用矩阵分析模型。对多载波码分多址系统的单用户理论误码性能进行了深入探讨,给出了一 种新颖的单用户误码率分析方法。数值仿真结果表明:多载波频率分集CDMA系统在无线宽带数据传输中 性能大大优于CDMA具有良好的应用前景。     

电缆调制解调器中数字式8M带宽高频头的研制

分析了 6 M数字式高频头的电路结构和特点 ,提出了 8M带宽的数字式高频头设计方案 ,并用专用集成芯片实现了该方案 ,实验证明了该方案的可行性     

细胞全能性与数据压缩

探讨了生物细胞全能性所蕴涵的信息存储问题 ,通过对生物信息学中的基因表达及调控与小波变换、分形理论的相似性比较 ,提出了生物信息存储蕴涵有数据压缩机理 ,它对实现高压缩比的快速数据压缩提供了一种新的思路     

空域捕获系统的性能分析

对基于空域处理器和数字匹配滤波器(DMF)的捕获系统在非衰落信道下的捕获性能进行讨论,利用状态转移图推导出单次驻留判决方式时平均捕获时间的表达式,并进行了数值分析.结果表明:对于非衰落信道,单天线接收的信噪比越低,采用空域处理器对捕获性能改善的效果就越明显,且阵元数越多捕获性能越好;如果单天线接收的信噪比高于一定的值,采用空域处理器的效果就不明显,且随着天线阵元数的增加,系统的平均捕获时间反而增加;在虚警概率一定的情况下,存在一个最佳的阵元数m,使系统的平均捕获时间最小.     

图像压缩编码在DSP上的实现与优化

利用嵌入式系统完成MPEG-4图像编码时,由于编码运算复杂度高,而硬件运算速度又有限制,因而实现实时编码具有较大困难。通过分析MPEG-4图像编码器的运算量分布情况,结合TMS320C6416的结构特点,可以综合使用程序结构优化、应用层优化、代码优化的方法,把开源的XVID的C代码移植到C6416的过程中,实现程序整体优化。该方法相对于传统的单一优化,能更好提高程序的并行性和存储器的访问效率,从而在基于DSP(digital signal processor)的嵌入式系统中实现了MPEG-4图像实时编码。