一种基于叠层电感的25Gb/s 30dB限幅放大器

提出一种采用叠层电感(Stacked Inductor)的25Gb/s 30dB的限幅放大器(Limiting Amplifier,LA),相对于传统限幅放大器,该放大器面积更小.改进的Cherry-Hooper放大器能够解决增益和电压余度(Voltage Headroom)之间的折中问题,因此具有3级级联的该放大器组成了本电路的核心增益级.直流失调消除电路由低通滤波器和放大器组成,同时利用密勒效应实现电容倍增从而节约电容面积.为了在印刷电路板上单独测试LA,将连续时间均衡器以及具有前馈均衡的输出驱动器都集成在本芯片上.该设计采用TSMC 65nm工艺进行流片验证,测试结果表明3dB带宽达到17.5GHz,增益为29.0dB;在电源电压为1.1V的情况下,核心增益级功耗为25.3mW,占用0.072mm2面积.     

一种快速霍夫曼解码算法及其软硬件实现

由于霍夫曼算法产生的码字长度不固定，使得霍夫曼解码过程的效率较低。为克服这一缺点，提出了一种新的解码算法，使占码流中大部分的短码字能迅速解码，从而提高整体的运行效率。该算法分别在软件（TI公司的TMS320C54x系列DSP的汇编程序）和硬件（JPEG图像解压电路中的霍夫曼解码模块）上实现。通过测试表明，在增加了为数不多的资源情况下，此解码算法比传统方法大大提高了执行效率。     

用于人工电子耳蜗语音处理器的集成自动增益控制放大电路设计

根据人工电子耳蜗语音处理器的要求，采用调节放大器中差分对跨导的方法，设计了具有５０ｄＢ增益控制范围的ＡＧＣ系统ＣＭＯＳ集成电路，并用ＳＰＩＣＥ软件模拟，其结果达到设计要求。     

一种用于数码相机芯片的CF卡控制电路设计

采用VerilogHDL语言描述后进行自动布局布线的方法，设计了一种集成于140万像素数码相机芯片的CF卡控制电路，0.25μmCMOS工艺流片成功的数码相机专用芯片测试表明，CF卡控制电路在54MHz时钟频率下，能正确执行数据的存储和回放，存储时，电路将JPEG图像数据包以FAT16文件格式存储到CF卡中，实现了与Windows操作系统的兼容。     

一种蓝牙可配置电路的设计

针对蓝牙射频系统,给出了一种模拟参数可重置的结构及电路实现,该电路结构巧妙,占用的引脚少,完全能够和射频模块集成.流片结果显示,芯片各模拟参数重置和电路测试正常,有效保证了蓝牙射频前端各模块的功能和性能.     

一种应用于单电感双输出降压型数字直流-直流变换器的双模PID补偿器

设计了一种应用于单电感双输出降压型数字直流-直流变换器的新型双模PID补偿器,该PID补偿器基于数字重设计方法实现,同时针对数字PID的非理想效应作出改进,优化了负载发生连续剧烈跳变时的动态响应特性.所提出的双模PID算法,已通过Virtuoso仿真验证,相对于没有采用双模控制方式的PID,输出电压下冲减小60%,恢复时间缩短50%.该补偿器已成功应用于输入5V,输出1.2V/2.5V,开关频率4MHz的单电感双输出降压型数字直流-直流变换器.     

一种全数字正交发射机中数字前端电路的设计

本文设计了一种应用于全数字正交发射机的数字前端电路(DFE).DFE主要由I/Q 2路插值倍数为24的高速升采样数字滤波器构成,将基带带宽为20MHz的信号从100MHz升采样至2.4GHz,同时能够有效滤除镜像信号.其中第1级滤波器采用转置结构实现,并通过对过渡带的优化而将滤波器阶数从41降低至18.后3级半带滤波器则通过结构的变换,巧妙地将插值与滤波器过程结合起来,降低了部分单元的工作频率,优化了功耗;另外,在高频部分,为了满足时序要求,对关键路径进行流水线处理,并使用低阈值管提高工作频率.此外,在DFE中还增加了低功耗的串行外设接口(SPI)可配置的预失真查找表,从而实现数字预失真(DPD)的功能,并通过对称性将查找表存储量优化17×17.DFE的总体版图面积为0.34mm2,包括时钟分频模块在内的总功耗估算为34.8mW,其中数字预失真表部分的功耗为3.5mW.仿真结果表明,本文带有预失真查找表的DFE能够将发射机的误差矢量幅度(EVM)从31.6%降低至3.26%.     

基于图像内容和人眼视觉特性的JPEG压缩编码

静止图像压缩主要包括变换、量化和编码 ,其中量化对压缩的性能 (图质和压缩比 )起决定作用 ,它涉及质量因子和基本量化表的确定。从输入图像的统计特性出发 ,通过比特率控制算法 ,统计图像的活动性水平 ,选择适当的质量因子使码流文件大小不超过给定值。并根据人类视觉系统的特征 ,计算出更能反映人眼特性的基本量化表 ,将二者结合起来用在JPEG基本压缩系统中 ,使系统的整体性能在率失真理论的意义上得到优化。软件验证表明 ,采用此算法进行压缩 ,在保证码流文件大小的同时 ,解压图像的可视效果好     

跳频系统中电荷泵锁相环的事件驱动仿真

为了快速仿真单片集成跳频系统中的电荷泵锁相环 ,在比较几种常见仿真方法的基础上 ,重点介绍了电荷泵锁相环的事件驱动模型 ,并针对这种模型的具体实现提出了一些改进。改进后的模型主要应用于跳频系统中频率合成锁相环的稳定性和建立时间的快速仿真。讨论了电荷泵锁相环事件驱动模型中的近似问题和这种模型同其它模型之间的联系     

用于802.11b无线局域网的2.4 GHz CMOS发送器

采用0.18μm CMOS工艺设计并实现了一个用于IEEE 802.11 b无线局域网的射频发送芯片.该芯片采用了直接转换的架构来最大限度地减少片上和片外的元器件,从而达到低功耗、低成本的目的.当以0 dBm的功率发送11 Mb/s的数据时,发送机的误差矢量幅度的峰值(peak EVM)小于13%(rms值约为7.24%),并且发送信号频谱满足802.11 b的频谱罩要求.整个芯片的面积包括pads为2.5 mm×2 mm,由1.8 V单电源供电,功耗为63 mW.