由FR共轭梯度法控制的下降算法的全局收敛性

对一类由ＦｌｅｔｃｈｅｒＲｅｅｖｅｓ共轭梯度法控制的无约束极小化方法进行了研究,以一个简单的方式证明了一种非精确线性搜索条件能够保证该类方法的下降性和全局收敛性．该结果是对Ｇｉｌｂｅｒｔ和Ｎｏｃｅｄａｌ得到的结论的进一步扩展．     

基于双层进化的产品客户化设计

介绍了基于双层进化的产品客户化设计方法,并把进化技术拓展到产品的客户化设计中.在产品平台的基础上,利用进化技术产生更多的变型产品.通过适应度函数的评价,进化后的满意产品将满足客户的定制需求.最后通过实例验证了该方法是有效的.     

基于零件编码与聚类算法的零件族构造

大规模定制环境下，一个关键的问题是将众多客户个性化的产品依据相似性归类．针对客户个性化零件，依据其工艺特征的相似性划分零件族，可以减少产品内部加工的多样化，按零件族集中投入生产过程，从而达到增加生产批量、缩短交货期等效果．针对单纯应用GT编码分类法存在的不足，提出一种基于零件的加工属性编码采用聚类算法构造零件族的方法．首先从数学角度研究了基于零件加工工艺特征的编码方法，然后对K-means聚类算法作了一点改进，以期改善聚类结果，阐述了具体的算法步骤，并利用C语言进行了开发．最后通过一个实例，证明该方法切实可行．     

基于Bezier曲面的大规模散乱数据的插值

对于大规模散乱数据而言，传统的散乱数据的插值方法由于要通过求解联立方程组来得到插值曲面，因此无法适应大规模散乱数据的逼近．本文提出的基于Bezier曲面的大规模散乱数据的插值方法，是一种通过自适应的迭代方法，对大规模的采样点进行Bezier曲面插值的方法，有助于提高计算的速度和精度．     

分布存储环境并行有限元研究进展

详细评述了近10年来国内外分布存储环境下并行有限元的研究态势．认为实现分布存储环境下有限元并行化的策略可以归结为基于并行数值分析方法和基于物理分割构造的并行有限元两类．其中，前者的实现方式有直接利用并行数值分析工具软件包和分割系统方程并行求解的策略；后者的策略则有子结构法、单元逐集(EBE)法以及单元重组(FETI)法．对于物理非线性和动力问题，现行的处理方法都是利用静力解法叠代计算实现．以这些分析为基础，进一步分析了机群(COW)环境下实现大规模并行有限元计算的可行性。     

面向多品种引信类产品的相似制造工程

详细论述了相似制造工程的含义,并指出了进行多品种引信类产品相似制造工程的重要性和必要性;在分析相似制造工程国内外发展现状的基础上,提出了多品种引信类产品相似制造工程的主要内容及其实现技术,给出了基于PDM的集成框架体系;对相似制造工程理论进行了初步探索,为相似制造工程的应用起到了一定的借鉴作用.     

采用大规模专用OSDC芯片的数字视频混合器研究

讨论了基于大规模OSDC(0n Screen Display Control)集成电路的数字视频混合器(Video Digital Mixer)的设计原理．数字视频混合器广泛应用于高速公路、治安卡口、十字路口等交通管理领域，对于自动化和智能管理有着重要的作用．现在普遍使用的数字视频混合器存在功能单一、无法显示彩色字符、采用低速的串行通信接口、字库容量小、没有时间日期显示、字符显示和视频信号无法同步等问题．所述的数字视频混合器实现了在输入的视频信号上叠加可自定义的字符或图符，通过PC机的PCI接口实现对字符显示的位置、字符的大小、字符的颜色等的控制．内置的时间、日期控制器可以协同控制单元实现平滑、无闪烁的时间和日期显示．采用带看门狗功能中央处理期能够保证系统的高度稳定，独特的双端口总线实现了对闪存的单向写入和双向读出。对所用到的主要集成芯片的功能和特点进行了说明．将采用大规模集成电路设计的数字视频混合器和以前使用中小规模集成电路设计的数字视频混合器进行了对比。得到了非常显的技术进步．     

因特网中名誉侵权问题初探

与传统媒体中的名誉侵权行为相比，因特网中的名誉侵权行为出现新的特点：侵权行为主体的不确定；侵权主体的低龄化；侵权行为审查的有限性；侵权行为的互动性；传播区域更具广泛性。这些新特点使得我国法律的预防作用在因特网面前显得无能为力，使得我国法律发挥制裁作用的难度加大。目前我国因特网行业的立法尚处于起始阶段，需要进一步完善，建立合理的监督机制，加强网络服务商自身的管理，增强用户的法律意识。     

多层次的软件相似性分析

一般的软件纠纷案件分析时多在原、被告２个软件的编码层次上作对比，本文所反映的是国内首次３个软件之间在编选组合层（ＳＣＡ）、成文表达层、编码层等多个层次上作程序相似性分析，最后给出明确的量化结果。     

可用于HDTV解码器的基于ROM查找表的IDCT电路大规模集成电路实现

介绍了采用基于ROM查找表的全数字反离散余弦变换(IDCT)电路的算法原理及其并行架构的大规模集成电路实现.首先将二维IDCT转换为两个一维IDCT变换,根据蝶形算法进一步转换为矩阵的乘加运算.通过将连续输入的一个块的奇列或偶列的4个数据进行数据位重排,即将4个数据中相同的位组合在一起,则可用一个ROM查找表实现不同位的乘加运算.避免了硬件上的乘法器开销,具有很高的实现效率并节省硬件资源面积,因此可用于HDTV的实时解码器中,有助于降低电路的功耗.该电路已用于已开发的MPEG-2 MP@HL高清解码芯片,采用0.18μmCMOS工艺成功进行了流片.