Verilog HDL数字钟电路的设计研究

在Quartus II软件平台上采用电路图和文本文件相结合的方式完成数字钟电路的层次化建模,该电路具有正常显示(计时)、时间调整(校时)、闹铃、秒表等功能。整个电路最终经FPGA实验板的下载验证表明设计方案切实可行。本文通过对数字钟层次化设计的详细阐述,旨在使数字系统的学习者掌握基于FPGA的自顶而下的设计思路,又在实例设计中展现出Verilog HDL与C语言编程的不同。     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

浅谈VHDL语言在数字电路实验中的应用

传统数字电路实验采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL语言的数字电路降低了数字系统的设计难度,因而应用更加广泛。通过简易数字钟的设计流程,介绍了VHDL语言的自项向下、模块化的设计方法。从而说明VHDL语言在数字电路实验中的优点,对数字教学有一定的指导作用,对同学们设计能力的提高有很大的帮助。     

基于8051单片机的数字钟的设计与实现

文章介绍了采用Inter公司MCS—51系列8051单片机为核心部件以及其它外围电路及相应接口,进行数字钟的设计与实现。     

EDA技术在数字电路设计中的应用

在数字电路设计中引入先进的EDA技术是数字电路设计发展的方向,本文通过一个数字电路设计的实例,说明了在数字电路设计中采用EDA技术的优越性以及与传统设计方法的区别。     

基于Quartusll平台的数字系统设计

基于EDA技术设计数字系统已成为电子设计领域中的重要方式，本文以数字钟的设计为例介绍Quartusll平台的使用方法，给出了数字钟的部分仿真结果。     

基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

基于STC89C52单片机的多功能数字钟的设计

本文主要介绍了数字钟的功能以及相应的硬件电路的设计,并且用C语言编写了相应的程序下载到单片机上进行调试,让其结合硬件电路实现对应的功能：时间显示、日期显示、跑表、闹铃、温度显示和湿度显示。本文着重地介绍了多功能数字钟的硬件制作。     

用复杂可编程逻辑器件（CPLD）实现的数字钟控系统

以Lattice半导体公司的ispLSI1032E-70PLCC84为典型器件,ISP Synario System 3.0为编程软件,介绍了利用在系统高密度可编程逻辑器件构成数字钟控系统的基本方法。     

基于EDA技术的数字电子技术课程改革探索与实践

针对传统理论与实验相结合的教学模式,指出在《数字电子技术》教学中引入EDA技术进行辅助教学的必要性和可行性.以数字钟电路设计与制作这一项目为例,阐述了在教学中应用EDA技术的过程.通过课程改革,明显提高了教学质量,促进高职教学改革,培养了学生的动手能力和创新能力.