基于VXI总线的光接口板测试系统的研制

介绍了一个基于ＶＸＩ总线的通信产品自动测试系统。其主要设计目标是完成Ｃ＆Ｃ０８数字程控交换系统光接口板的误码特性和时钟性能测试。     

面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计

为了解决光模块中高功耗芯片恶化激光调制器性能，以及解决收发端时钟基准偏差导致误码率高的问题，设计了一款低功耗高抖动容限的时钟数据恢复电路（CDR）。通过采用压控振荡器（VCO）型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术，降低了CDR芯片的功耗；通过在CDR积分通路中引入零点补偿电阻，提高了CDR的抖动容限。该CDR采用CMOS 65 nm工艺设计和1.1 V电源供电，后端仿真结果表明：当CDR电路工作在28 Gbps时，功耗是2.18 pJ/bit，能容忍的固定频差是5 000 ppm，恢复时钟的抖动峰峰值是5.6 ps，抖动容限达到了设计指标，且满足CIE-25/28G协议规范。     

塔钟自动校时系统的研制

介绍一种利用广播电台报时信号进行自动校时的系统及系统的原理和构成，分析提取报时信号的方法，给出了校时系统各点的工作波形，并具体分析了对０．５Ｈｚ方波信号宽度测量的方法，保证校时信号的准确，可靠。     

基于同步姿态测量的地空三分量电磁接收系统设计

针对地空三分量电磁探测对接收信号高速、同步、大量存储、同时记录线圈姿态信息的需求,提出了带有高精度同步姿态测量的全波形地空电磁探测数字接收系统。设计了针对地空电磁法的模拟信号调理电路,通过两片同步驱动的高速24位AD芯片实现三通道高速采样,由FPGA实现了大量数据的实时传输。设计了同步姿态测量装置,可实时同步存储线圈姿态数据。实测结果表示,该数字采集系统能满足三个通道全速192 k Hz的采样率采集电磁数据、以100 Hz的采样率得到同步的线圈姿态数据,并通过实地野外实验证明了该系统可以完成含姿态测量的地空电磁三分量数据采集工作。     

基于区域时变聚类采样机制的物联网 大数据传输算法

为解决传统物联网大数据传输算法存在的网络链路抖动频繁、传输能力受限以及传输误码率大的不足,提出了一种基于区域时变聚类采样机制的物联网大数据传输算法。首先,根据物联网信号发射中常用的LTE-5G信号特性,采取分信道传输及抽样过滤技术来实现数据传输过程中的正交化,消除节点间因信号频率相似而导致的干涉现象,提高网络数据传输效率;随后,几何聚类机制与能量-阈值映射裁决方法,构建了稳定聚类采样方法,利用功率最佳及能量最佳的方式来实现传输节点的筛选,强化传输链路的稳定性能,降低因链路抖动而导致误码的风险。仿真实验结果表明:与常见的超高斯频率漂移传输提升机制(Transmission Mechanism of Super Gauss Frequency Drift Transmission, SGFD-T机制)及拉普拉斯信道滤波传输机制Laplasse Channel Filtering Transmission Mechanism,LCF-T机制)相比,所提算法具有更大的上传带宽和更低的数据采集错误率与误码率。     

时钟的校准和同时的相对性

本直接从洛仑兹变换的推导过程和时钟的校准中论述同时的相对性，意义清楚，便于理解，同时指出某教材中出现的疏忽。     

电池供电的存贮系统

本文介绍在以电池作为电源的便携式低功耗微机系统,和以电池作为保存数据的电池后备电源系统中,其存贮器及支持电路的结构和设计特点。文中简介了适用于这种场合的几种存贮器件,提出了降低功耗的措施,分析了有关电路。     

计算机时钟同步技术研究

首先介绍了和分析了计算机时钟同步系统的主要理论与技术，研究了同步系统的三个主要组成部分，然后研究了应用最为广泛的绝对物理时钟同步系统的设计方法，对其两种核心算法：CRI算法和PCS算法进行了详细的分析及性能比较，作为上述时钟同步理论的一个应用例子，本文最后简要介绍了基于网络时间协议（NTP）的同步技术及其软件实现。     

一种用于高速高精度DAC的数字校准方法

提出了一种适用于14bit 200MHz数模转换器的数字校准电路模块.在非校准状态,该模块仅仅将输入数据进行相应的编码转换,在校准状态时,该模块不仅对输入信号流进行编码转换,还提供额外的校准控制信号,用来控制DAC中模拟电路进行校准.该模块采用SMIC CMOS 0.18μm 1P6M工艺,电源电压为1.8V.最终芯片测试结果表明,在200MHz工作频率下,该模块能够将数模转换器的SFDR最大提高27dB.     

射频拉远系统中的时钟同步技术

针对射频拉远系统中基带控制部分和射频拉远单元之间的时钟漂移问题,提出了一种利用锁相环进行时钟同步的技术.该技术利用锁相环的特点,通过跟踪时钟漂移并对时钟信号进行预补偿来达到抵消时钟漂移的目的.分析了漂移的产生和影响以及补偿方案的可行性,设计并制作了集成在一块4层印刷电路板中的时钟同步模块.测试结果表明:加入时钟同步模块的时钟信号频率稳定度可达到1×10-12,较之无同步模块提高了4个数量级;对于10,km和100,km单程光纤链路,该方案能达到同样的效果.可见,采用该技术可以在较大的动态范围内补偿时钟漂移,从而提高时钟信号的频率稳定度.